基于FPGA的寬帶功放數(shù)字預(yù)失真技術(shù)研究與實(shí)現(xiàn)
發(fā)布時(shí)間:2020-07-29 09:13
【摘要】:近些年來(lái),隨著半導(dǎo)體和無(wú)線通信技術(shù)的跨越式發(fā)展,人類正在朝著信息高速路全面邁進(jìn)。人們?cè)絹?lái)越多也越來(lái)越復(fù)雜的通信業(yè)務(wù)需求催生了一代又一代移動(dòng)通信系統(tǒng)的更迭。為了獲得更高的數(shù)據(jù)傳輸速率和頻譜利用率,新的通信系統(tǒng)信號(hào)傳輸帶寬增加,對(duì)信號(hào)也采用諸如QPSK,64QAM,OFDM等非恒定包絡(luò)高階調(diào)制方式。當(dāng)這些信號(hào)經(jīng)過(guò)射頻功率放大器時(shí),功放會(huì)工作在回退區(qū)間,從而效率降低。同時(shí),由于帶寬的增加,信號(hào)失真更加嚴(yán)重。為了解決這些問(wèn)題,必須對(duì)功放進(jìn)行線性化。本文在對(duì)各種線性化技術(shù)進(jìn)行研究分析和對(duì)比的基礎(chǔ)上,提出了一種基于FPGA的射頻功放數(shù)字預(yù)失真實(shí)現(xiàn)方案,該方案實(shí)現(xiàn)簡(jiǎn)單,成本低,靈活易用。本文的主要工作和創(chuàng)新點(diǎn)包括以下幾個(gè)方面:(1)本文對(duì)寬帶功放的非線性模型進(jìn)行分析。對(duì)現(xiàn)有功放模型的基函數(shù)和運(yùn)算復(fù)雜度,建模精度等對(duì)比,指出了各模型在FPGA實(shí)現(xiàn)中存在的局限性。同時(shí)提出了一種MCMP混合多項(xiàng)式模型,對(duì)建模精度和計(jì)算復(fù)雜度進(jìn)行很好折衷,且易于在FPGA上實(shí)現(xiàn)。用該模型對(duì)20 MHz LTE信號(hào)激勵(lì)下的功放進(jìn)行建模,在MATLAB的仿真中發(fā)現(xiàn)其NMSE相比于記憶多項(xiàng)式模型減少了大約3 dB,在系數(shù)個(gè)數(shù)相同的條件下,模型計(jì)算復(fù)雜度相比于DDR模型減少20%。(2)本文對(duì)于FPGA實(shí)現(xiàn)中的查找表結(jié)構(gòu)預(yù)失真器中的均勻量化問(wèn)題進(jìn)行了探究,對(duì)均勻量化查找表采用分段和插值法優(yōu)化。現(xiàn)有的查找表大多采用均勻量化,為了提高計(jì)算的復(fù)數(shù)增益的精度,只能增加查找表的深度,犧牲了查找時(shí)間和存儲(chǔ)空間。本文采用的帶插值的非均勻量化查找表,在功放線性度較好且信號(hào)分布稀疏的部分采用中間插值法存儲(chǔ),減少表項(xiàng)個(gè)數(shù)。在功放線性度較差,且信號(hào)分布密集的部分,則適當(dāng)減小量化間隔,增加表項(xiàng)個(gè)數(shù)。此種結(jié)構(gòu)相較于均勻量化的查找表結(jié)構(gòu),資源消耗減少30%的同時(shí)預(yù)失真改善效果提高2.5 dB。(3)本文給出了一種FPGA單芯片射頻功放數(shù)字預(yù)失真系統(tǒng)實(shí)現(xiàn)方式,并基于Xilinx的VC707開(kāi)發(fā)板搭建了實(shí)驗(yàn)平臺(tái)。功放建模和預(yù)失真系數(shù)及復(fù)數(shù)增益的計(jì)算在Microblaze軟核中完成,然后將計(jì)算結(jié)果發(fā)送到硬邏輯實(shí)現(xiàn)的查找表結(jié)構(gòu)的預(yù)失真器中進(jìn)行處理,最終得到預(yù)失真之后的基帶信號(hào)。相比于FPGA+DSP和FPGA+ARM芯片架構(gòu),此方案實(shí)現(xiàn)更加簡(jiǎn)單,成本和功耗更低。用此平臺(tái)分別對(duì)20 MHz和40 MHz的LTE信號(hào)進(jìn)行測(cè)試,ACPR均能降低到-45 dBc以下。
【學(xué)位授予單位】:電子科技大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2019
【分類號(hào)】:TN791;TN929.5
【圖文】:
不同DPD模型的基函數(shù)組成映射圖2-3是對(duì)非線性階數(shù)P等于3,記憶深度M為2(m=0,1,2)時(shí),
預(yù)失真器模塊功能仿真結(jié)果
關(guān)鍵路徑時(shí)序報(bào)告
本文編號(hào):2773757
【學(xué)位授予單位】:電子科技大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2019
【分類號(hào)】:TN791;TN929.5
【圖文】:
不同DPD模型的基函數(shù)組成映射圖2-3是對(duì)非線性階數(shù)P等于3,記憶深度M為2(m=0,1,2)時(shí),
預(yù)失真器模塊功能仿真結(jié)果
關(guān)鍵路徑時(shí)序報(bào)告
【參考文獻(xiàn)】
相關(guān)期刊論文 前3條
1 楊豐瑞;熊軍洲;;基于Verilog的下三角矩陣求逆設(shè)計(jì)與實(shí)現(xiàn)[J];廣東通信技術(shù);2011年04期
2 倪濤;丁海鋒;阮黎婷;張志強(qiáng);趙前晟;;基于QR分解算法的任意階復(fù)矩陣求逆的DSP實(shí)現(xiàn)[J];電子科技;2010年04期
3 黑志堅(jiān);一種矩陣求逆方法[J];哈爾濱工業(yè)大學(xué)學(xué)報(bào);2004年10期
相關(guān)博士學(xué)位論文 前1條
1 詹鵬;射頻功放數(shù)字預(yù)失真線性化技術(shù)研究[D];電子科技大學(xué);2012年
相關(guān)碩士學(xué)位論文 前3條
1 馬岳林;基于多項(xiàng)式求逆的數(shù)字預(yù)失真技術(shù)研究和測(cè)試驗(yàn)證[D];電子科技大學(xué);2011年
2 陳軍;數(shù)字預(yù)失真多項(xiàng)式的FPGA實(shí)現(xiàn)[D];華南理工大學(xué);2010年
3 杜春慧;數(shù)字預(yù)失真理論與算法實(shí)現(xiàn)[D];電子科技大學(xué);2010年
本文編號(hào):2773757
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2773757.html
最近更新
教材專著