【摘要】：高精度DAC是當今的熱點研究領域之一,Sigma-Delta調制技術是高分辨率中低速度數(shù)據(jù)轉換器的優(yōu)越實現(xiàn)方式,其在各種結構的數(shù)據(jù)轉換器中脫穎而出,成為高精度數(shù)據(jù)轉換器最為流行的結構。 Sigma-Delta調制是一種以速度換取精度的有效方法,利用過采樣技術和噪聲整形技術,將量化噪聲整形到通帶外的高頻部分,極大地降低了信號帶寬內(nèi)的噪聲水平,提高了信噪比。Sigma-Delta調制器對模擬電路的設計要求依賴性較小,失配噪聲極低。其主要通過數(shù)字處理技術壓制噪聲,易于通過CMOS工藝來實現(xiàn),并且可以容易的實現(xiàn)嵌入式集成。 Sigma-Delta結構的數(shù)據(jù)轉換器可以達到其他結構所無法達到的高精度,當前最高精度的ADC和DAC幾乎都是Sigma-Delta型,因此在數(shù)字音視頻、高精度核探測器、汽車電子、雷達應用、無線通訊和油氣勘探等領域得到極為廣泛的應用。 Sigma-Delta DAC的數(shù)字電路部分包括內(nèi)插器和數(shù)字調制器,模擬電路部分包括低位DAC和重建濾波器。在Sigma-Delta DAC集成內(nèi)插器和數(shù)字調制器會提高DAC的復雜度,增大芯片面積和管腳數(shù)量,提高成本,增加應用難度。FPGA作為當今數(shù)字信號處理的主流技術,能夠通過邏輯編程容易的實現(xiàn)并集成各種數(shù)字邏輯電路。目前大量的系統(tǒng)中都使用了FPGA,將Sigma-Delta DAC中的內(nèi)插器和數(shù)字調制器這些數(shù)字電路從DAC中轉移到FPGA中,既不會增加系統(tǒng)的復雜度,也同時可以簡化DAC的設計,提高系統(tǒng)集成度,降低成本。一些廠商針對這樣的需求推出了僅包含低位DAC和重建濾波器的Sigma-Delta型DAC,例如Texas Instruments(TI)的DAC1280,這些芯片都具有封裝小、成本低、使用簡單的特點。內(nèi)插器的結構模型和實現(xiàn)技術都比較成熟,數(shù)字調制器才是對DAC精度起決定作用的部分,這是高精度Sigma-Delta DAC主要的研究方向和設計難點。 本文研究內(nèi)容為Sigma-Delta DAC中的數(shù)字Sigma-Delta調制器。第一章介紹論文背景。第二章介紹Sigma-Delta調制器的基本原理及其結構。第三章詳細說明Sigma-Delta調制器的設計方法。首先結合大量文獻中所述的設計方法,闡述一套完整的用于設計穩(wěn)定高階高精度Sigma-Delta調制器的設計流程,并在此基礎上提出一種依據(jù)調制器穩(wěn)定性要求來優(yōu)化調制器設計的方法,該方法依據(jù)仿真結果判定調制器是否穩(wěn)定。然后對仿真判定穩(wěn)定性時需要考慮的頻率選擇和仿真長度這兩個因素做了詳細說明,接著依據(jù)文中提出的方法和設計流程,詳細闡述了一款64倍過采樣率五階一位Sigma-Delta調制器的具體設計,最后給出了在FPGA中實現(xiàn)數(shù)字Sigma-Delta調制器的方法,并將設計的五階一位調制器在FPGA中實現(xiàn)。第四章設計硬件測試電路,用于對Sigma-Delta調制器的性能進行測試。第五章設計測試電路的主控軟件,用于控制測試電路完成測試。第六章首先對比了不同零極點計算方法得到的調制器性能優(yōu)劣,測試結果表明查表法計算零點優(yōu)于切比雪夫II型濾波器法,極點計算方法基本沒有差別,接著對比了本文提出的調制器設計方法和傳統(tǒng)Lee判據(jù)法設計的調制器的優(yōu)劣,測試結果表明基于穩(wěn)定性要求的仿真判據(jù)法要優(yōu)于傳統(tǒng)的Lee判據(jù)法,最后對設計的五階一位調制器進行測試,信噪比達110dB以上,總諧波失真低于-122dB,滿足高精度Sigma-Delta DAC對Sigma-Delta調制器的性能要求。
【學位授予單位】：中國科學技術大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN761;TN791
【圖文】：

擴展到了更寬的頻帶上，采用一個理想的數(shù)字濾波器濾除掉通帶外的噪聲，就能降低噪聲功率。圖2.1為過采樣技術降低噪聲功率的原理圖，圖中/B為信號帶寬，由圖中可以看出，過采樣率越高，帶內(nèi)量化噪聲越低。5

圖2.2噪聲整形技術降低量化噪聲原理圖由圖2.2可以看出，噪聲整形后帶內(nèi)的噪聲水平相比整形前會有極大地下降，噪聲都集中到了帶外的高頻部分，使用濾波器濾除掉帶外的高頻信號就能濾除絕大多數(shù)的噪聲，達到極高的信噪比。7

圖3.3 L階3bit量化調制器SNR圖.1.2噪聲傳輸函數(shù)設計以及調制器結構選擇在選擇好調制器的階數(shù)、過采樣率以及量化器的位數(shù)之后，進行調制器噪傳輸函數(shù)設計，這是調制器設計中最重要的步驟。調制器噪聲傳輸函數(shù)設計包兩個方面：零點優(yōu)化和極點優(yōu)化（StevenR. Norsworthy et al. 1996; Richard Schreie1993)。零點優(yōu)化是將噪聲傳輸函數(shù)零點由z=l移到附近的單位圓上，這樣可改變通帶內(nèi)噪聲傳輸函數(shù)響應曲線形狀，將響應曲線由單調上升優(yōu)化為通帶內(nèi)有多個零點，使得通帶內(nèi)噪聲響應平坦，這樣可以有效地降低通帶噪聲功率，高信噪比；極點優(yōu)化可以使噪聲傳輸函數(shù)在通帶邊緣處獲得非常陡峭的上升提升信噪比，同時能夠使得通帶外的噪聲傳輸函數(shù)變得平坦，從而大大降低帶總的量化噪聲功率，提高調制器的穩(wěn)定性。零極點優(yōu)化時計算零極點需要用到巴特沃思濾波器或切比雪夫n型濾波器巴特沃思濾波器和切比雪夫II型濾波器可用于設計低通、高通、帶通、帶阻濾

【參考文獻】

相關博士學位論文 前1條

1 曹桂平;高精度Sigma-Delta調制器研究及ASIC實現(xiàn)[D];中國科學技術大學;2012年

本文編號：2772090