發(fā)布時間：2017-03-29 10:25

  本文關鍵詞：基于硬件描述語言的可逆邏輯描述與綜合方法，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著集成電路的規(guī)模和集成度的不斷增加,集成電路的功耗問題日益突出,現(xiàn)已成為制約集成電路進一步發(fā)展的瓶頸�，F(xiàn)階段集成電路功耗的主要來源之一是計算過程中的不可逆操作,而降低能耗的關鍵是將不可逆操作變?yōu)榭赡娌僮�。可逆邏輯電路是僅包含可逆操作的新型電路,可以根除源于信息損失的能耗和發(fā)熱,可逆邏輯綜合就是用可逆邏輯單元實現(xiàn)具備預期功能的可逆邏輯網(wǎng)絡結(jié)構,并使得代價盡可能小,它是研究和實現(xiàn)超低功耗集成電路、量子計算機等的基礎和關鍵。目前可逆邏輯優(yōu)化的規(guī)模性研究還處于起步階段,很多功能電路還沒有設計實現(xiàn),現(xiàn)有可逆邏輯功能電路的設計僅能勝任可逆加法器之類的小規(guī)模簡單電路,雖然部分電路優(yōu)化程度較高但基于人工的設計方法成本偏高,而且不利于較大規(guī)模電路的優(yōu)化設計,因此,需要研究新的方法和途徑,實現(xiàn)較大規(guī)模、較復雜可逆邏輯電路的(半)自動設計。針對可逆邏輯綜合在設計較大規(guī)�？赡孢壿嬰娐分杏龅降钠款i,本文借鑒常規(guī)(非可逆)邏輯設計的成功經(jīng)驗和成果,研究如何利用硬件描述語言和EDA工具,對可逆邏輯電路進行描述和功能仿真,并結(jié)合必要的人工干預和修正,實現(xiàn)較大規(guī)模較復雜可逆邏輯電路的(半)自動設計。研究中以算術邏輯單元(ALU)作為設計對象,因為它既是典型的較大規(guī)模、較復雜的常用功能單元電路,因而是檢驗和改進可逆邏輯綜合方法的基準電路,又是未來實現(xiàn)量子計算機必不可缺的核心部件。具體地說,本文提出了基于Verilog描述可逆邏輯電路的基本方法:以可逆全加器為基礎設計了兼具算術運算和邏輯運算功能的16位可逆ALU,其特點是采用了多操作數(shù)因而運算能力更強;利用Verilog對上述可逆ALU進行了描述,并利用Quarter II對該描述(設計)進行了邏輯綜合和仿真驗證。此外,本文還提出了基于Verilog混合描述的方式,更為簡潔的設計了可逆全加器。初步實驗表明,本文提出的基于硬件描述語言的可逆邏輯描述與綜合方法有一定的可行性和有效性,相信對較大規(guī)模較復雜可逆邏輯綜合的研究有一定的參考價值和指導意義。
【關鍵詞】：可逆邏輯綜合 硬件描述語言 可逆ALU 仿真驗證
【學位授予單位】：東華大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN791
【目錄】：

• 摘要4-6
• ABSTRACT6-9
• 第一章 緒論9-14
• 1.1 課題研究背景與意義9-11
• 1.2 國內(nèi)外研究現(xiàn)狀及發(fā)展方向11-12
• 1.3 本文主要內(nèi)容及論文結(jié)構12-14
• 第二章 可逆邏輯電路基礎14-23
• 2.1 可逆邏輯電路概述14-15
• 2.1.1 可逆邏輯與可逆計算14
• 2.1.2 可逆邏輯電路的主要指標14-15
• 2.2 可逆邏輯門15-20
• 2.2.1 一位可逆邏輯門15-16
• 2.2.2 多位可逆邏輯門16-20
• 2.3 可逆邏輯電路綜合方法20-22
• 2.3.1 主要綜合方法介紹20-21
• 2.3.2 設計方法的比較分析21-22
• 2.4 本章小結(jié)22-23
• 第三章 基于Verilog的可逆邏輯描述方法23-31
• 3.1 硬件描述語言概述23-24
• 3.2 Verilog的描述方式24-26
• 3.2.1 數(shù)據(jù)流描述24-25
• 3.2.2 行為描述25
• 3.2.3 結(jié)構化描述25-26
• 3.3 仿真和驗證26-27
• 3.3.1 建立Testbench26-27
• 3.3.2 波形編輯器27
• 3.4 Verilog描述可逆邏輯的基本方法27-30
• 3.4.1 基本方法概述27-28
• 3.4.2 常用可逆邏輯門的Verilog描述28-30
• 3.5 本章小結(jié)30-31
• 第四章 基于Verilog的16位可逆ALU設計31-47
• 4.1 設計思路31-32
• 4.2 可逆全加器的設計32-35
• 4.2.1 經(jīng)典加法器32-33
• 4.2.2 可逆加法器的原理設計33-34
• 4.2.3 利用Verilog描述可逆全加器34-35
• 4.3 16位可逆ALU的原理設計35-37
• 4.3.1 算術運算單元35-36
• 4.3.2 邏輯運算單元36-37
• 4.4 利用Verilog描述16位可逆ALU37-38
• 4.5 仿真與驗證38-41
• 4.5.1 算術運算38-39
• 4.5.2 邏輯運算39-41
• 4.6 較復雜16位可逆ALU的設計41-46
• 4.6.1 基于Verilog設計較復雜16位ALU42
• 4.6.2 仿真與驗證42-46
• 4.7 本章小結(jié)46-47
• 第五章 利用Verilog混合描述方式設計可逆邏輯電路47-52
• 5.1 Verilog混合描述方式47
• 5.2 generate語句的用法47-49
• 5.3 基于混合描述方式的可逆全加器設計49-51
• 5.4 本章小結(jié)51-52
• 第六章 總結(jié)與展望52-54
• 6.1 全文總結(jié)52
• 6.2 展望52-54
• 參考文獻54-57
• 攻讀學位期間的研究成果57-58
• 致謝58-59
• 附件 1：16位可逆ALU的Verilog代碼59-62
• 附錄 2：16位較復雜可逆ALU的Verilog代碼62-67
• 附錄 3：混合描述方式設計可逆全加器的Verilog代碼67-68

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 朱文勤,賈耀國;硬件描述語言翻譯器的研制[J];計算機學報;1989年01期

2 何惠如,王燕瓊;使用硬件描述語言VHDL設計硬件電路[J];信息技術;2002年04期

3 謝軍;硬件描述語言HDL的現(xiàn)狀與發(fā)展[J];單片機與嵌入式系統(tǒng)應用;2003年07期

4 黃國強;;硬件描述語言及其開發(fā)流程[J];科技廣場;2004年12期

5 姚綺萍;劉博;;計算機硬件描述語言及其特征[J];計算機工程與應用;1988年04期

6 焦桐禮;;VHDL硬件描述語言[J];計算機研究與發(fā)展;1988年11期

7 許樂平;硬件描述語言VHDL及其應用[J];微電子學;1996年01期

8 張艷;司國斌;;硬件描述語言VHDL的發(fā)展[J];成才之路;2007年21期

9 都伊林;用硬件描述語言設計數(shù)字電路[J];山東電子;2001年04期

10 周暉;蔣華;;“硬件描述語言”課程的教學改革探索[J];高教論壇;2008年06期

中國重要會議論文全文數(shù)據(jù)庫 前3條

1 陳景;;一種基于FPGA的I2C總線的應用[A];第六屆全國信息獲取與處理學術會議論文集（2）[C];2008年

2 程娟;胡澤明;萬方杰;;基于System Generator/Simulink的FPGA聯(lián)合開發(fā)方案[A];教育部中南地區(qū)高等學校電子電氣基礎課教學研究會第二十屆學術年會會議論文集（下冊）[C];2010年

3 王紅;閻石;華成英;;淺談“電子技術”課程中的“硬件描述語言”教學[A];全國高等學校電子技術研究會2006年年會論文集[C];2006年

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 劉文曉;硬件描述語言的哲學分析[D];山西大學;2011年

2 梁曉雄;基于硬件描述語言的可逆邏輯描述與綜合方法[D];東華大學;2016年

3 張志強;基于FPGA實現(xiàn)的USB串口通信[D];大連海事大學;2011年

4 孫紅偉;基于FPGA的SOPC實驗系統(tǒng)的研究與開發(fā)[D];華北電力大學;2011年

5 唐明;基于FPGA與PC機串行通信UART模塊設計[D];華中師范大學;2013年

6 龐艷榮;基于FPGA的數(shù)字集成系統(tǒng)設計[D];天津大學;2004年

7 申昱;基于FPGA的FFT算法設計與研究[D];西安電子科技大學;2011年

8 王罡;基于自主學習思想的FPGA實驗學習板的設計與實現(xiàn)[D];天津師范大學;2006年

9 李橙橙;基于FPGA的FFT算法設計與實現(xiàn)[D];西安電子科技大學;2014年

10 陳國鵬;基于FPGA的SCI節(jié)點的研究與實現(xiàn)[D];廈門大學;2007年

  本文關鍵詞：基于硬件描述語言的可逆邏輯描述與綜合方法，由筆耕文化傳播整理發(fā)布。

，

本文編號：274273