【摘要】：近年來(lái),隨著電子技術(shù)突飛猛進(jìn)地發(fā)展,許多傳統(tǒng)科學(xué)技術(shù)也取得了巨大進(jìn)步。在電子通信領(lǐng)域中,數(shù)字芯片的蓬勃發(fā)展,使得通信設(shè)備的體積逐漸縮小,而其所具備的功能卻在逐漸增多。隨著集成電路的集成度越來(lái)越高,相同規(guī)模的芯片可以使用的資源也會(huì)越來(lái)越多,同時(shí)由于工藝以及材料的改進(jìn),芯片在穩(wěn)定工作時(shí)的工作頻率也越來(lái)越高,而其功耗卻會(huì)不斷降低。因此,數(shù)字芯片在軍用以及民用領(lǐng)域都會(huì)擁有廣闊的應(yīng)用前景。在軍用通信領(lǐng)域,為了解決多種軍用電臺(tái)之間的互通問(wèn)題,美國(guó)在20世紀(jì)90年代開展了“Speakeasy”計(jì)劃。該計(jì)劃基于軟件無(wú)線電概念來(lái)構(gòu)建軍用無(wú)線電平臺(tái),將通信系統(tǒng)中的模塊盡可能通過(guò)軟件來(lái)實(shí)現(xiàn),在很大程度上增加了設(shè)備的靈活性與通用性,而實(shí)現(xiàn)這一切依靠的便是現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array,FPGA)芯片。猝發(fā)通信是一種將原始信息以很高的數(shù)據(jù)傳輸速率在隨機(jī)時(shí)刻集中傳輸?shù)臒o(wú)線通信方式。一方面,數(shù)據(jù)傳輸速率高,信號(hào)持續(xù)時(shí)間較短,在每次猝發(fā)傳輸中所攜帶的信息量較少。另一方面,每次猝發(fā)通信的時(shí)間都不是恒定的,其具有隨機(jī)性,這樣便使信號(hào)在時(shí)域上具有不可預(yù)測(cè)性,即具備了一定的抗截獲性能。本文在實(shí)驗(yàn)室相關(guān)工程項(xiàng)目的基礎(chǔ)上,設(shè)計(jì)專用于猝發(fā)通信中的LDPC碼,并對(duì)其編譯碼器進(jìn)行FPGA設(shè)計(jì)使其滿足工程需求。本文的主要內(nèi)容如下:1、LDPC碼作為性能接近香農(nóng)限的好碼具有重要的研究意義,結(jié)合Tanner圖對(duì)LDPC碼的定義進(jìn)行解釋,在此基礎(chǔ)上對(duì)幾種相關(guān)的編譯碼方法進(jìn)行了介紹。2、對(duì)幾種常見(jiàn)的LDPC碼構(gòu)造方法進(jìn)行了介紹,經(jīng)過(guò)分析為了滿足項(xiàng)目需求,本文使用基于循環(huán)置換矩陣的構(gòu)造方法來(lái)設(shè)計(jì)所需的碼字。3、根據(jù)項(xiàng)目需求指標(biāo),對(duì)LDPC碼編譯碼器進(jìn)行合理設(shè)計(jì),為了滿足項(xiàng)目實(shí)時(shí)譯碼的需求,LDPC碼的譯碼器使用并行方式進(jìn)行迭代譯碼。在FPGA平臺(tái)上,對(duì)編譯碼器進(jìn)行工程實(shí)現(xiàn)并對(duì)實(shí)現(xiàn)后的結(jié)果進(jìn)行測(cè)試分析。仿真以及板級(jí)驗(yàn)證結(jié)果表明本文設(shè)計(jì)的LDPC編譯碼器工作良好,滿足設(shè)計(jì)指標(biāo)。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類號(hào)】：TN911.22;TN791
【圖文】：

中間結(jié)果的計(jì)算。在編碼控制模塊的控制下，當(dāng)完成一次編碼后信息位和所得到的校驗(yàn)位進(jìn)行拼接便得到編碼后的碼字。圖4.3 編碼器頂層原理圖編碼器頂層原理圖如圖 4.3 所示，其中 din 信號(hào)為輸入待編碼數(shù)據(jù)，雖然數(shù)據(jù)連續(xù)進(jìn)入編碼器中，但是數(shù)據(jù)速率遠(yuǎn)低于系統(tǒng)時(shí)鐘速率，這也給編碼留下了足夠的時(shí)間；din_ena 信號(hào)為輸入伴隨信號(hào)；dout_req 信號(hào)為后級(jí)模塊的握手信號(hào)，當(dāng)后級(jí)模塊空閑時(shí)，編碼器才能夠?qū)⒕幋a后的碼字輸入到其中；dout 信號(hào)為輸出的編碼后碼字；dout_ena 信號(hào)為輸出伴隨信號(hào)；din_req 信號(hào)為編碼器的輸入允許信號(hào)，當(dāng)編碼器尚未處理完上一個(gè)輸入數(shù)據(jù)時(shí)，不允許其他數(shù)據(jù)進(jìn)入。從編碼器總體設(shè)計(jì)中可以看到

這樣設(shè)計(jì)雖然會(huì)浪費(fèi)一些存儲(chǔ)空間，但是會(huì)極大的方便編碼邏輯的設(shè)計(jì)，在后面的介紹中會(huì)具體說(shuō)明。圖4.6 編碼器生成矩陣存儲(chǔ)模塊原理圖在決定了矩陣存儲(chǔ)的結(jié)構(gòu)后，便是其具體的 FPGA 設(shè)計(jì)實(shí)現(xiàn)。圖 4.6 所示為編碼器中生成矩陣存儲(chǔ)模塊的原理圖，從圖中可以看到其結(jié)構(gòu)與圖 4.5 完全相同。在例化

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 ;模擬與數(shù)字芯片[J];今日電子;2017年03期

2 ;模擬與數(shù)字芯片[J];今日電子;2017年06期

3 李海玲;;永不言敗的靈魂[J];高中生之友;2017年20期

4 ;Exsedia推出Nimbus數(shù)字芯片設(shè)計(jì)工具[J];電子產(chǎn)品世界;2004年11期

5 華國(guó)環(huán);董文鋒;費(fèi)敬敬;劉清`

本文編號(hào)：2731136