【摘要】：近年來,隨著電子技術突飛猛進地發(fā)展,許多傳統(tǒng)科學技術也取得了巨大進步。在電子通信領域中,數(shù)字芯片的蓬勃發(fā)展,使得通信設備的體積逐漸縮小,而其所具備的功能卻在逐漸增多。隨著集成電路的集成度越來越高,相同規(guī)模的芯片可以使用的資源也會越來越多,同時由于工藝以及材料的改進,芯片在穩(wěn)定工作時的工作頻率也越來越高,而其功耗卻會不斷降低。因此,數(shù)字芯片在軍用以及民用領域都會擁有廣闊的應用前景。在軍用通信領域,為了解決多種軍用電臺之間的互通問題,美國在20世紀90年代開展了“Speakeasy”計劃。該計劃基于軟件無線電概念來構建軍用無線電平臺,將通信系統(tǒng)中的模塊盡可能通過軟件來實現(xiàn),在很大程度上增加了設備的靈活性與通用性,而實現(xiàn)這一切依靠的便是現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA)芯片。猝發(fā)通信是一種將原始信息以很高的數(shù)據(jù)傳輸速率在隨機時刻集中傳輸?shù)臒o線通信方式。一方面,數(shù)據(jù)傳輸速率高,信號持續(xù)時間較短,在每次猝發(fā)傳輸中所攜帶的信息量較少。另一方面,每次猝發(fā)通信的時間都不是恒定的,其具有隨機性,這樣便使信號在時域上具有不可預測性,即具備了一定的抗截獲性能。本文在實驗室相關工程項目的基礎上,設計專用于猝發(fā)通信中的LDPC碼,并對其編譯碼器進行FPGA設計使其滿足工程需求。本文的主要內(nèi)容如下:1、LDPC碼作為性能接近香農(nóng)限的好碼具有重要的研究意義,結(jié)合Tanner圖對LDPC碼的定義進行解釋,在此基礎上對幾種相關的編譯碼方法進行了介紹。2、對幾種常見的LDPC碼構造方法進行了介紹,經(jīng)過分析為了滿足項目需求,本文使用基于循環(huán)置換矩陣的構造方法來設計所需的碼字。3、根據(jù)項目需求指標,對LDPC碼編譯碼器進行合理設計,為了滿足項目實時譯碼的需求,LDPC碼的譯碼器使用并行方式進行迭代譯碼。在FPGA平臺上,對編譯碼器進行工程實現(xiàn)并對實現(xiàn)后的結(jié)果進行測試分析。仿真以及板級驗證結(jié)果表明本文設計的LDPC編譯碼器工作良好,滿足設計指標。
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2019
【分類號】：TN911.22;TN791
【圖文】：

中間結(jié)果的計算。在編碼控制模塊的控制下，當完成一次編碼后信息位和所得到的校驗位進行拼接便得到編碼后的碼字。圖4.3 編碼器頂層原理圖編碼器頂層原理圖如圖 4.3 所示，其中 din 信號為輸入待編碼數(shù)據(jù)，雖然數(shù)據(jù)連續(xù)進入編碼器中，但是數(shù)據(jù)速率遠低于系統(tǒng)時鐘速率，這也給編碼留下了足夠的時間；din_ena 信號為輸入伴隨信號；dout_req 信號為后級模塊的握手信號，當后級模塊空閑時，編碼器才能夠?qū)⒕幋a后的碼字輸入到其中；dout 信號為輸出的編碼后碼字；dout_ena 信號為輸出伴隨信號；din_req 信號為編碼器的輸入允許信號，當編碼器尚未處理完上一個輸入數(shù)據(jù)時，不允許其他數(shù)據(jù)進入。從編碼器總體設計中可以看到

這樣設計雖然會浪費一些存儲空間，但是會極大的方便編碼邏輯的設計，在后面的介紹中會具體說明。圖4.6 編碼器生成矩陣存儲模塊原理圖在決定了矩陣存儲的結(jié)構后，便是其具體的 FPGA 設計實現(xiàn)。圖 4.6 所示為編碼器中生成矩陣存儲模塊的原理圖，從圖中可以看到其結(jié)構與圖 4.5 完全相同。在例化

【相似文獻】

相關期刊論文 前10條

1 ;模擬與數(shù)字芯片[J];今日電子;2017年03期

2 ;模擬與數(shù)字芯片[J];今日電子;2017年06期

3 李海玲;;永不言敗的靈魂[J];高中生之友;2017年20期

4 ;Exsedia推出Nimbus數(shù)字芯片設計工具[J];電子產(chǎn)品世界;2004年11期

5 華國環(huán);董文鋒;費敬敬;劉清`

本文編號：2731136