本文關(guān)鍵詞：基于28nm工藝的數(shù)字芯片靜態(tài)時(shí)序分析及優(yōu)化，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著集成電路產(chǎn)業(yè)的飛速發(fā)展,芯片的設(shè)計(jì)規(guī)模越來(lái)越大,同時(shí)芯片的時(shí)鐘頻率越來(lái)越高。在對(duì)芯片設(shè)計(jì)的檢查中時(shí)序分析是一項(xiàng)復(fù)雜且重要的工作,只有當(dāng)滿(mǎn)足時(shí)序要求后電路中的數(shù)據(jù)才能正確的鎖存和傳輸,從而保證芯片電路的正確工作,達(dá)到理想的性能。芯片的頻率越來(lái)越高和功能越來(lái)越復(fù)雜,對(duì)芯片的時(shí)序設(shè)計(jì)提出了挑戰(zhàn)。而對(duì)于芯片在時(shí)序設(shè)計(jì)中的出現(xiàn)的時(shí)序違例能否修復(fù)成為直接影響芯片的時(shí)序性能和功能的關(guān)鍵因素。因此,正確合理的時(shí)序違例修復(fù)方法成為芯片時(shí)序設(shè)計(jì)的一個(gè)重點(diǎn)。本課題基于作者所在公司設(shè)計(jì)的一款28nm工藝的數(shù)字移動(dòng)基帶芯片,在芯片物理實(shí)現(xiàn)的布局布線(xiàn)后,提取網(wǎng)表文件和互連線(xiàn)延時(shí)文件,利用synopsys公司的時(shí)序分析工具Primetime進(jìn)行多模式多端角(MCMM,multi-corner multi-mode)的靜態(tài)時(shí)序分析(STA,static timing analysis),并針對(duì)時(shí)序分析結(jié)果中的時(shí)序違例通過(guò)工程改變命令(ECO,engineering change order)進(jìn)行修復(fù)。在時(shí)序分析中考慮了信號(hào)完整性的影響,并運(yùn)用28nm工藝中新提出的高級(jí)片上誤差(AOCV,advanced on-chip variation)分析方法,提高了時(shí)序分析精度�；贏OCV的計(jì)算理論,本文提出了一種新的時(shí)序路徑延遲計(jì)算方法,可減少靜態(tài)時(shí)序分析中的計(jì)算工作量。文中研究和總結(jié)了ECO中采取的改變單元延遲的方法,通過(guò)實(shí)驗(yàn)數(shù)據(jù)證明方法的正確性。本文分析和研究了芯片時(shí)序設(shè)計(jì)中出現(xiàn)的時(shí)序違例,包括建立時(shí)間,保持時(shí)間,recovery和removal,最大轉(zhuǎn)換時(shí)間及RC-011問(wèn)題,通過(guò)ECO來(lái)改變單元延遲,從而優(yōu)化整條路徑延遲,解決時(shí)序違例問(wèn)題,達(dá)到了芯片時(shí)序收斂的要求,并從芯片的物理方面和功耗方面進(jìn)行權(quán)衡分析,對(duì)設(shè)計(jì)進(jìn)行了進(jìn)一步優(yōu)化。本文基于AOCV的理論提出的新的計(jì)算時(shí)序路徑延遲方法,相比傳統(tǒng)時(shí)序路徑延遲計(jì)算方法,可以減少靜態(tài)時(shí)序分析時(shí)對(duì)時(shí)鐘路徑上共同路徑的延遲計(jì)算工作量,對(duì)于時(shí)序分析方法的優(yōu)化和時(shí)序分析工具的開(kāi)發(fā),具有一定的理論研究意義和參考意義。文中提出的時(shí)序違例的修復(fù)方法,具有較強(qiáng)的工程實(shí)用性和參考性,在多個(gè)項(xiàng)目的時(shí)序優(yōu)化中已經(jīng)運(yùn)用并達(dá)到時(shí)序收斂的效果,對(duì)于從事芯片后端物理設(shè)計(jì)及時(shí)序分析與優(yōu)化工作的設(shè)計(jì)人員具有一定的實(shí)踐參考意義。
【關(guān)鍵詞】：集成電路 靜態(tài)時(shí)序分析 片上偏差 工程改變命令
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TN402
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 符號(hào)對(duì)照表10-11
• 縮略語(yǔ)對(duì)照表11-15
• 第一章 概述15-19
• 1.1 選題背景及研究意義15
• 1.2 時(shí)序驗(yàn)證方法15-17
• 1.2.1 動(dòng)態(tài)時(shí)序分析15-16
• 1.2.2 靜態(tài)時(shí)序分析16-17
• 1.3 STA的局限性17
• 1.4 論文主要工作和章節(jié)結(jié)構(gòu)17-19
• 1.4.1 論文主要工作17-18
• 1.4.2 論文章節(jié)結(jié)構(gòu)18-19
• 第二章 時(shí)序分析的基本理論19-33
• 2.1 時(shí)序弧19
• 2.2 時(shí)序模型19-23
• 2.2.1 單元延時(shí)和轉(zhuǎn)換時(shí)間19-20
• 2.2.2 單元延時(shí)和轉(zhuǎn)換時(shí)間計(jì)算20-23
• 2.3 時(shí)序庫(kù)文件23-25
• 2.4 互連線(xiàn)參數(shù)25
• 2.5 時(shí)序約束25-30
• 2.5.1 時(shí)鐘定義26-28
• 2.5.2 邊界條件28-29
• 2.5.3 特殊路徑設(shè)置29-30
• 2.6 小結(jié)30-33
• 第三章 基于 28NM工藝靜態(tài)時(shí)序分析理論和流程33-45
• 3.1 時(shí)序路徑33-34
• 3.2 時(shí)序計(jì)算原理34-38
• 3.2.1 片上誤差34-37
• 3.2.2 新的時(shí)序計(jì)算算法37-38
• 3.2.3 兩種算法對(duì)比38
• 3.3 MCMM38-39
• 3.4 信號(hào)完整性分析39-40
• 3.4.1 信號(hào)完整性39
• 3.4.2 串?dāng)_修復(fù)39-40
• 3.5 時(shí)序分析流程40-41
• 3.5.1 提取網(wǎng)表40
• 3.5.2 RC寄生參數(shù)文件40-41
• 3.5.3 Primetime41
• 3.6 反標(biāo)錯(cuò)誤分析41-43
• 3.7 SDF文件43
• 3.8 本章小結(jié)43-45
• 第四章 數(shù)字集成電路的時(shí)序優(yōu)化方法45-53
• 4.1 工程改變命令ECO45-46
• 4.1.1 ECO分類(lèi)45-46
• 4.1.2 timing ECO46
• 4.2 時(shí)序違例因素46-47
• 4.3 TIMING ECO研究47-51
• 4.3.1 單元替換47
• 4.3.2 Buffer insertion47-51
• 4.3.3 有用偏差51
• 4.4 本章小結(jié)51-53
• 第五章 時(shí)序違例分析及修復(fù)53-71
• 5.1 SETUP和HOLD時(shí)間違例及優(yōu)化53-56
• 5.1.1 Setup違例及優(yōu)化53-55
• 5.1.2 Hold違例及優(yōu)化55-56
• 5.2 RECOVERY和REMOVAL違例及優(yōu)化56-61
• 5.2.1 recovery和removal分析56-57
• 5.2.2 removal違例分析57-61
• 5.3 TRANSITION違例及優(yōu)化61-65
• 5.3.1 Transition違例61-65
• 5.3.2 transition違例優(yōu)化小結(jié)65
• 5.4 I/O時(shí)序分析65
• 5.5 RC-011 違例及優(yōu)化65-67
• 5.6 靜態(tài)功耗的優(yōu)化67-69
• 5.7 本章小結(jié)69-71
• 第六章 總結(jié)與展望71-73
• 6.1 總結(jié)71-72
• 6.2 展望72-73
• 參考文獻(xiàn)73-77
• 致謝77-79
• 作者簡(jiǎn)介79-80

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 楊叔子 ,熊有倫 ,師漢民 ,王治藩;時(shí)序建模與系統(tǒng)辨識(shí)[J];華中工學(xué)院學(xué)報(bào);1984年06期

2 嚴(yán)江琴;;靜態(tài)時(shí)序分析在百萬(wàn)門(mén)級(jí)設(shè)計(jì)中的應(yīng)用[J];中國(guó)集成電路;2002年10期

3 李珈;;基于TQ時(shí)序分析器的時(shí)序分析和約束[J];電子測(cè)試;2013年11期

4 蔣健;湯勇明;;FPGA教學(xué)中時(shí)序概念的教學(xué)與實(shí)驗(yàn)設(shè)計(jì)[J];電氣電子教學(xué)學(xué)報(bào);2014年03期

5 劉W，

本文編號(hào)：273034