本文關鍵詞：基于28nm工藝的數(shù)字芯片靜態(tài)時序分析及優(yōu)化，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著集成電路產業(yè)的飛速發(fā)展,芯片的設計規(guī)模越來越大,同時芯片的時鐘頻率越來越高。在對芯片設計的檢查中時序分析是一項復雜且重要的工作,只有當滿足時序要求后電路中的數(shù)據才能正確的鎖存和傳輸,從而保證芯片電路的正確工作,達到理想的性能。芯片的頻率越來越高和功能越來越復雜,對芯片的時序設計提出了挑戰(zhàn)。而對于芯片在時序設計中的出現(xiàn)的時序違例能否修復成為直接影響芯片的時序性能和功能的關鍵因素。因此,正確合理的時序違例修復方法成為芯片時序設計的一個重點。本課題基于作者所在公司設計的一款28nm工藝的數(shù)字移動基帶芯片,在芯片物理實現(xiàn)的布局布線后,提取網表文件和互連線延時文件,利用synopsys公司的時序分析工具Primetime進行多模式多端角(MCMM,multi-corner multi-mode)的靜態(tài)時序分析(STA,static timing analysis),并針對時序分析結果中的時序違例通過工程改變命令(ECO,engineering change order)進行修復。在時序分析中考慮了信號完整性的影響,并運用28nm工藝中新提出的高級片上誤差(AOCV,advanced on-chip variation)分析方法,提高了時序分析精度�；贏OCV的計算理論,本文提出了一種新的時序路徑延遲計算方法,可減少靜態(tài)時序分析中的計算工作量。文中研究和總結了ECO中采取的改變單元延遲的方法,通過實驗數(shù)據證明方法的正確性。本文分析和研究了芯片時序設計中出現(xiàn)的時序違例,包括建立時間,保持時間,recovery和removal,最大轉換時間及RC-011問題,通過ECO來改變單元延遲,從而優(yōu)化整條路徑延遲,解決時序違例問題,達到了芯片時序收斂的要求,并從芯片的物理方面和功耗方面進行權衡分析,對設計進行了進一步優(yōu)化。本文基于AOCV的理論提出的新的計算時序路徑延遲方法,相比傳統(tǒng)時序路徑延遲計算方法,可以減少靜態(tài)時序分析時對時鐘路徑上共同路徑的延遲計算工作量,對于時序分析方法的優(yōu)化和時序分析工具的開發(fā),具有一定的理論研究意義和參考意義。文中提出的時序違例的修復方法,具有較強的工程實用性和參考性,在多個項目的時序優(yōu)化中已經運用并達到時序收斂的效果,對于從事芯片后端物理設計及時序分析與優(yōu)化工作的設計人員具有一定的實踐參考意義。
【關鍵詞】：集成電路 靜態(tài)時序分析 片上偏差 工程改變命令
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN402
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 符號對照表10-11
• 縮略語對照表11-15
• 第一章 概述15-19
• 1.1 選題背景及研究意義15
• 1.2 時序驗證方法15-17
• 1.2.1 動態(tài)時序分析15-16
• 1.2.2 靜態(tài)時序分析16-17
• 1.3 STA的局限性17
• 1.4 論文主要工作和章節(jié)結構17-19
• 1.4.1 論文主要工作17-18
• 1.4.2 論文章節(jié)結構18-19
• 第二章 時序分析的基本理論19-33
• 2.1 時序弧19
• 2.2 時序模型19-23
• 2.2.1 單元延時和轉換時間19-20
• 2.2.2 單元延時和轉換時間計算20-23
• 2.3 時序庫文件23-25
• 2.4 互連線參數(shù)25
• 2.5 時序約束25-30
• 2.5.1 時鐘定義26-28
• 2.5.2 邊界條件28-29
• 2.5.3 特殊路徑設置29-30
• 2.6 小結30-33
• 第三章 基于 28NM工藝靜態(tài)時序分析理論和流程33-45
• 3.1 時序路徑33-34
• 3.2 時序計算原理34-38
• 3.2.1 片上誤差34-37
• 3.2.2 新的時序計算算法37-38
• 3.2.3 兩種算法對比38
• 3.3 MCMM38-39
• 3.4 信號完整性分析39-40
• 3.4.1 信號完整性39
• 3.4.2 串擾修復39-40
• 3.5 時序分析流程40-41
• 3.5.1 提取網表40
• 3.5.2 RC寄生參數(shù)文件40-41
• 3.5.3 Primetime41
• 3.6 反標錯誤分析41-43
• 3.7 SDF文件43
• 3.8 本章小結43-45
• 第四章 數(shù)字集成電路的時序優(yōu)化方法45-53
• 4.1 工程改變命令ECO45-46
• 4.1.1 ECO分類45-46
• 4.1.2 timing ECO46
• 4.2 時序違例因素46-47
• 4.3 TIMING ECO研究47-51
• 4.3.1 單元替換47
• 4.3.2 Buffer insertion47-51
• 4.3.3 有用偏差51
• 4.4 本章小結51-53
• 第五章 時序違例分析及修復53-71
• 5.1 SETUP和HOLD時間違例及優(yōu)化53-56
• 5.1.1 Setup違例及優(yōu)化53-55
• 5.1.2 Hold違例及優(yōu)化55-56
• 5.2 RECOVERY和REMOVAL違例及優(yōu)化56-61
• 5.2.1 recovery和removal分析56-57
• 5.2.2 removal違例分析57-61
• 5.3 TRANSITION違例及優(yōu)化61-65
• 5.3.1 Transition違例61-65
• 5.3.2 transition違例優(yōu)化小結65
• 5.4 I/O時序分析65
• 5.5 RC-011 違例及優(yōu)化65-67
• 5.6 靜態(tài)功耗的優(yōu)化67-69
• 5.7 本章小結69-71
• 第六章 總結與展望71-73
• 6.1 總結71-72
• 6.2 展望72-73
• 參考文獻73-77
• 致謝77-79
• 作者簡介79-80

【相似文獻】

中國期刊全文數(shù)據庫 前10條

1 楊叔子 ,熊有倫 ,師漢民 ,王治藩;時序建模與系統(tǒng)辨識[J];華中工學院學報;1984年06期

2 嚴江琴;;靜態(tài)時序分析在百萬門級設計中的應用[J];中國集成電路;2002年10期

3 李珈;;基于TQ時序分析器的時序分析和約束[J];電子測試;2013年11期

4 蔣健;湯勇明;;FPGA教學中時序概念的教學與實驗設計[J];電氣電子教學學報;2014年03期

5 劉W，

本文編號：273034