基于三維光電混合集成的光TSV與端口耦合特性研究
發(fā)布時(shí)間:2020-06-19 16:18
【摘要】:隨著集成電路晶體管尺寸不斷縮小,由互連效應(yīng)引起的信號(hào)傳輸延遲與交互干擾噪聲成為制約集成電路性能提升的瓶頸。三維集成技術(shù)為互連問題提供了解決方案,硅通孔(Through-Silicon Vias,TSV)技術(shù)作為三維集成的關(guān)鍵技術(shù),實(shí)現(xiàn)了電路模塊的垂直互連,從而有效縮短了互連長(zhǎng)度、提高了集成密度。但傳統(tǒng)的電TSV互連依然存在寄生效應(yīng)等問題,而片上光互連作為電互連的替代方案具有功耗低、延遲小、帶寬大和抗干擾能力強(qiáng)等優(yōu)勢(shì),吸引了眾多研究者的關(guān)注。TSV技術(shù)與片上光互連技術(shù)為光TSV互連提供了必備條件,光TSV互連是一種新型的互連方式,結(jié)合了三維集成與片上光互連的各自優(yōu)勢(shì),使集成電路的性能和面積都能得到明顯優(yōu)化,因此具有巨大的應(yīng)用潛力。本文主要圍繞光TSV互連中的關(guān)鍵問題展開研究。首先,采用光束傳播法(Beam Propagation Method,BPM)對(duì)光TSV的傳輸特性進(jìn)行了研究。利用Rsoft軟件對(duì)硅芯層波導(dǎo)型光TSV進(jìn)行了建模,研究了光束直徑、對(duì)準(zhǔn)偏差對(duì)光TSV傳輸特性的影響;對(duì)側(cè)壁粗糙的光TSV進(jìn)行了模擬和仿真,研究了側(cè)壁粗糙度對(duì)不同芯層直徑的光TSV傳輸特性的影響。粗糙度同為0.2μm的情況下,芯層直徑為7μm和芯層直徑為15μm光TSV的損耗分別為3.9dB/mm和0.4dB/mm,表明通孔尺寸越小,散射損耗對(duì)側(cè)壁粗糙度越敏感;對(duì)側(cè)壁傾斜的光TSV進(jìn)行了模擬和仿真,討論了倒梯形和正梯形結(jié)構(gòu)光TSV的傳輸特性。傾斜度同為1°的情況下,倒梯形結(jié)構(gòu)光TSV的損耗為4.2dB/mm,正梯形結(jié)構(gòu)光TSV的損耗為3.1dB/mm。其次,采用時(shí)域有限差分(Finite Difference Time Domain,FDTD)算法對(duì)光TSV的端口耦合特性進(jìn)行了研究。利用Rsoft軟件對(duì)光TSV與光柵的耦合結(jié)構(gòu)進(jìn)行了建模,研究了埋氧層帶反射鏡光柵結(jié)構(gòu)的耦合效率;對(duì)光柵耦合結(jié)構(gòu)的關(guān)鍵參數(shù)進(jìn)行了仿真分析,深入研究了光柵周期、刻蝕槽深、占空比、反射鏡位置等參數(shù)對(duì)耦合效率的影響,得到了周期為561nm、刻蝕深度為70nm、占空比為50%的光柵結(jié)構(gòu)在1550nm波長(zhǎng)處的耦合效率達(dá)到34%的仿真結(jié)果。最后,分析了光TSV與光柵耦合損耗的因素,對(duì)耦合結(jié)構(gòu)進(jìn)行了改進(jìn)設(shè)計(jì)。設(shè)計(jì)了光TSV端面帶反射鏡的結(jié)構(gòu),以解決光波向光TSV包層泄露的問題,并使得耦合效率提高至45%;進(jìn)一步設(shè)計(jì)了在耦合光柵側(cè)面分別添加反射光柵或DBR的耦合結(jié)構(gòu),實(shí)現(xiàn)了光的單向垂直耦合輸出,并得到了耦合效率分別為70%和80%的仿真結(jié)果。
【學(xué)位授予單位】:西安電子科技大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2019
【分類號(hào)】:TN405
【圖文】:
芯片中的銅互連結(jié)構(gòu)
3(a)Wirebond 互連 (b)TSV 互連圖1.2 常見 3D 互連結(jié)構(gòu)示意圖TSV 內(nèi)部通常由金屬材料銅構(gòu)成導(dǎo)體,導(dǎo)體外部包裹了絕緣層和阻擋層。絕緣層材料為二氧化硅,用于隔離金屬導(dǎo)體與硅基板之間的電流。阻擋層可選擇鈦為材料,作用是防止在 TSV 制作過程中銅原子穿過二氧化硅進(jìn)入硅基,同時(shí)可以提高金屬導(dǎo)體與氧化層之間的粘附性。TSV 制造工藝的主要流程包括:(1)使用深硅刻蝕技術(shù)在硅基板刻蝕出盲孔;(2)采用化學(xué)沉積和物理氣相沉積的方法分別沉積二氧化硅絕緣層和阻擋層;(3)在盲孔中填充電鍍銅;(4)使用化學(xué)機(jī)械拋光法和背面減薄法拋光硅基板上下表面,直至露出 TSV[12]。典型的 TSV 互連結(jié)構(gòu)如圖 1.3 所示。圖1.3 TSV 互連結(jié)構(gòu)圖與傳統(tǒng)的平面集成電路相比,基于 TSV 的三維集成具有眾多優(yōu)勢(shì):(1) 縮短互連長(zhǎng)度,提高集成度三維集成電路利用垂直方向上的維度,采用芯片堆疊的結(jié)構(gòu)實(shí)現(xiàn)了短而密的垂直互連
【學(xué)位授予單位】:西安電子科技大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2019
【分類號(hào)】:TN405
【圖文】:
芯片中的銅互連結(jié)構(gòu)
3(a)Wirebond 互連 (b)TSV 互連圖1.2 常見 3D 互連結(jié)構(gòu)示意圖TSV 內(nèi)部通常由金屬材料銅構(gòu)成導(dǎo)體,導(dǎo)體外部包裹了絕緣層和阻擋層。絕緣層材料為二氧化硅,用于隔離金屬導(dǎo)體與硅基板之間的電流。阻擋層可選擇鈦為材料,作用是防止在 TSV 制作過程中銅原子穿過二氧化硅進(jìn)入硅基,同時(shí)可以提高金屬導(dǎo)體與氧化層之間的粘附性。TSV 制造工藝的主要流程包括:(1)使用深硅刻蝕技術(shù)在硅基板刻蝕出盲孔;(2)采用化學(xué)沉積和物理氣相沉積的方法分別沉積二氧化硅絕緣層和阻擋層;(3)在盲孔中填充電鍍銅;(4)使用化學(xué)機(jī)械拋光法和背面減薄法拋光硅基板上下表面,直至露出 TSV[12]。典型的 TSV 互連結(jié)構(gòu)如圖 1.3 所示。圖1.3 TSV 互連結(jié)構(gòu)圖與傳統(tǒng)的平面集成電路相比,基于 TSV 的三維集成具有眾多優(yōu)勢(shì):(1) 縮短互連長(zhǎng)度,提高集成度三維集成電路利用垂直方向上的維度,采用芯片堆疊的結(jié)構(gòu)實(shí)現(xiàn)了短而密的垂直互連
【相似文獻(xiàn)】
相關(guān)期刊論文 前10條
1 周永光;李民權(quán);潘旭;沈純純;李玄玄;;一種新型金屬光柵結(jié)構(gòu)透射增強(qiáng)特性研究[J];光通信技術(shù);2017年03期
2 潘星辰,莊松林;用總極值方法進(jìn)行零位光柵結(jié)構(gòu)的最優(yōu)設(shè)計(jì)[J];儀器儀表學(xué)報(bào);1988年01期
3 盧維美;集成光柵器件與微細(xì)加工技術(shù)[J];電工電能新技術(shù);1989年01期
4 郝宇;孫曉紅;孫q
本文編號(hào):2721044
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2721044.html
最近更新
教材專著