發(fā)布時(shí)間：2017-03-28 07:04

  本文關(guān)鍵詞：基于FPGA實(shí)現(xiàn)的數(shù)據(jù)高速傳輸與存儲(chǔ)的研究，由筆耕文化傳播整理發(fā)布。

【摘要】：在互聯(lián)網(wǎng)、航天、生物、土木、測(cè)量?jī)x器等領(lǐng)域,科研工作者們?cè)絹碓揭蕾囉趯?duì)大規(guī)模數(shù)據(jù)的分析和利用。尤其在土木測(cè)量領(lǐng)域,科研人員需借助于建筑物的實(shí)時(shí)、高分辨率的圖像進(jìn)行力學(xué)上的分析。雖然相機(jī)陣列的使用解決了高分辨率圖像采集的問題,但是對(duì)數(shù)據(jù)的傳輸、存儲(chǔ)速率以及傳輸通道的可擴(kuò)展性又提出了更高的要求。本課題旨在研究并設(shè)計(jì)一套基于PCI-E點(diǎn)對(duì)點(diǎn)數(shù)據(jù)交換的傳輸方案,以滿足數(shù)字圖像測(cè)量系統(tǒng)對(duì)數(shù)據(jù)傳輸與存儲(chǔ)的需求。本文首先通過實(shí)驗(yàn)分析了傳統(tǒng)圖像傳輸和存儲(chǔ)系統(tǒng)的缺陷,并據(jù)此對(duì)系統(tǒng)需求進(jìn)行了詳細(xì)的分析。從數(shù)據(jù)傳輸?shù)乃俾�、存�?chǔ)結(jié)構(gòu)以及同步性能幾方面入手,研究并制定出了基于PCI-E Switch專用芯片以及FPGA主控設(shè)備的PCI-E點(diǎn)對(duì)點(diǎn)的數(shù)據(jù)交換方案。在系統(tǒng)設(shè)計(jì)中,本文采用Xilinx XC7K325T作為主控芯片,并基于此設(shè)計(jì)了PCI-E接口模塊、鏈?zhǔn)紻MA模塊、AXI片內(nèi)總線控制模塊、系統(tǒng)時(shí)鐘與復(fù)位模塊以及FPGA端核心用戶邏輯部分。為了驗(yàn)證硬件邏輯的完整性和有效性,以及PCI-E硬核和DMA引擎的數(shù)據(jù)收發(fā)能力,設(shè)計(jì)了一套基于上位機(jī)的驗(yàn)證方案。通過底層驅(qū)動(dòng)程序的控制,實(shí)現(xiàn)主機(jī)內(nèi)存與PCI-E設(shè)備內(nèi)存的點(diǎn)對(duì)點(diǎn)數(shù)據(jù)交換,并獲取了PCI-E設(shè)備的性能參數(shù)。其次,本文對(duì)PCI-E TLP包格式及路由原理進(jìn)行了詳細(xì)的分析,根據(jù)PCI-E Switch工作原理介紹了寄存器的配置過程。最后研究和設(shè)計(jì)了FPGA主控端的控制邏輯,由AXI片內(nèi)總線發(fā)起DMA直接對(duì)PCI-E總線讀寫的控制,滿足PCI-E設(shè)備間數(shù)據(jù)點(diǎn)對(duì)點(diǎn)傳輸?shù)穆酚稍怼１疚脑O(shè)計(jì)了一套基于PCI-E點(diǎn)對(duì)點(diǎn)通信的數(shù)據(jù)傳輸與存儲(chǔ)系統(tǒng),并給出了主控端核心部分的設(shè)計(jì)、實(shí)驗(yàn)及仿真。實(shí)驗(yàn)結(jié)果表明,FPGA主控端硬件邏輯所產(chǎn)生的PCI-E鏈路數(shù)據(jù)正確,并能夠?qū)崿F(xiàn)單通道300MB/s以上的傳輸速率,可以滿足PCI-E設(shè)備間大數(shù)據(jù)量點(diǎn)對(duì)點(diǎn)的傳輸需求。
【關(guān)鍵詞】：數(shù)據(jù)傳輸 點(diǎn)對(duì)點(diǎn)(Peer-to-Peer) PCI-E Switch FPGA DMA
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN791;TP333
【目錄】：

• 摘要5-6
• ABSTRACT6-9
• 第一章 緒論9-13
• 1.1 課題的來源以及研究的目的和意義9-10
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀10-11
• 1.2.1 數(shù)字圖像測(cè)量的研究現(xiàn)狀10
• 1.2.2 數(shù)據(jù)傳輸總線研究現(xiàn)狀10-11
• 1.2.3 圖像傳輸與存儲(chǔ)系統(tǒng)的研究現(xiàn)狀11
• 1.3 本文的主要工作11-12
• 1.4 論文的章節(jié)安排12-13
• 第二章 基于FPGA的數(shù)據(jù)高速傳輸與存儲(chǔ)系統(tǒng)方案研究與設(shè)計(jì)13-28
• 2.1 系統(tǒng)需求分析13-16
• 2.1.1 數(shù)字圖像測(cè)量系統(tǒng)的結(jié)構(gòu)需求分析13-14
• 2.1.2 數(shù)字圖像采集系統(tǒng)的速度需求分析14-15
• 2.1.3 數(shù)字圖像測(cè)量系統(tǒng)的同步性能需求分析15-16
• 2.2 系統(tǒng)核心方案設(shè)計(jì)以及可行性分析16-22
• 2.2.1 系統(tǒng)方案設(shè)計(jì)16-18
• 2.2.2 可行性分析18-22
• 2.3 系統(tǒng)的硬件選型22-24
• 2.3.1 主控設(shè)備22
• 2.3.2 接口轉(zhuǎn)接卡22-23
• 2.3.3 PCI-E Switch器件23
• 2.3.4 FPGA選型23-24
• 2.4 系統(tǒng)設(shè)計(jì)24-27
• 2.4.1 系統(tǒng)設(shè)計(jì)工具簡(jiǎn)介24
• 2.4.2 數(shù)字圖像測(cè)量系統(tǒng)設(shè)計(jì)方案24-26
• 2.4.3 數(shù)據(jù)傳輸與存儲(chǔ)通道的詳細(xì)設(shè)計(jì)方案26-27
• 2.5 本章小結(jié)27-28
• 第三章 基于PCI-E的DMA傳輸設(shè)計(jì)與驗(yàn)證28-50
• 3.1 PCI-E鏈路結(jié)構(gòu)研究28-29
• 3.1.1 PCI-E總線信號(hào)28
• 3.1.2 PCI-E層次結(jié)構(gòu)28-29
• 3.2 PCI-E接口設(shè)計(jì)29-34
• 3.2.1 PCI-E IP硬核結(jié)構(gòu)分析29-30
• 3.2.2 時(shí)鐘信號(hào)設(shè)計(jì)30-32
• 3.2.3 復(fù)位信號(hào)設(shè)計(jì)32-33
• 3.2.4 PCI-E Core的生成33-34
• 3.3 DMA傳輸模塊設(shè)計(jì)34-38
• 3.3.1 DMA數(shù)據(jù)傳輸原理研究34-36
• 3.3.2 AXI DMA Backend Core結(jié)構(gòu)分析36-37
• 3.3.3 DMA接口設(shè)計(jì)37-38
• 3.4 FPGA與上位機(jī)數(shù)據(jù)交換系統(tǒng)設(shè)計(jì)38-41
• 3.4.1 系統(tǒng)設(shè)計(jì)38-39
• 3.4.2 軟件設(shè)計(jì)39-41
• 3.5 AXI總線控制器設(shè)計(jì)41-49
• 3.5.1 AXI總線簡(jiǎn)介42-43
• 3.5.2 AXI總線控制器結(jié)構(gòu)分析43-44
• 3.5.3 AXI總線控制的用戶邏輯實(shí)現(xiàn)44-49
• 3.6 本章小結(jié)49-50
• 第四章 基于PCI-E SWITCH的數(shù)據(jù)交換系統(tǒng)主控端研究與設(shè)計(jì)50-61
• 4.1 PCI-E鏈路數(shù)據(jù)包以及路由原理簡(jiǎn)介50-55
• 4.1.1 PCI-E鏈路數(shù)據(jù)包格式50-52
• 4.1.2 存儲(chǔ)器、I/O和配置讀寫請(qǐng)求TLP52-53
• 4.1.3 基于PCI-E Switch的TLP路由原理53-55
• 4.2 PCI-E SWITCH工作原理及配置方法55-57
• 4.3 DMA主控端邏輯設(shè)計(jì)57-60
• 4.3.1 DMA收發(fā)引擎數(shù)據(jù)傳輸57-58
• 4.3.2 直接DMA PCI-E總線讀寫58-60
• 4.4 本章小結(jié)60-61
• 第五章 PCI-E點(diǎn)對(duì)點(diǎn)通信鏈路主控端設(shè)計(jì)結(jié)果與驗(yàn)證61-70
• 5.1 實(shí)驗(yàn)平臺(tái)與環(huán)境61-62
• 5.2 上位機(jī)與FPGA主控端數(shù)據(jù)交換驗(yàn)證62-64
• 5.3 主控端DMA直接發(fā)起PCI-E讀寫控制64-69
• 5.3.1 直接DMA發(fā)起PCI-E總線Peer-to-Peer存儲(chǔ)器寫請(qǐng)求65-67
• 5.3.2 直接DMA發(fā)起PCI-E總線Peer-to-Peer存儲(chǔ)器讀請(qǐng)求67-69
• 5.4 本章小結(jié)69-70
• 第六章 總結(jié)與展望70-73
• 6.1 總結(jié)70
• 6.2 存在的問題與展望70-73
• 致謝73-75
• 參考文獻(xiàn)75-76

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫 前10條

1 馬飛;劉琦;包斌;;基于FPGA的AXI4總線時(shí)序設(shè)計(jì)與實(shí)現(xiàn)[J];電子技術(shù)應(yīng)用;2015年06期

2 李兵強(qiáng);李國(guó)超;耿濤;林茂寬;;基于89HPES12T3的多PCIE設(shè)備數(shù)據(jù)交換技術(shù)[J];信息與電腦(理論版);2014年04期

3 郝建;原茵茵;;FPGA復(fù)位的可靠性設(shè)計(jì)方法[J];電子科技;2013年10期

4 熊如剛;閆連山;趙明杰;;基于Nios Ⅱ和GigE Vision的圖像采集系統(tǒng)[J];電子測(cè)量技術(shù);2013年04期

5 王征宇;章少云;;差分信號(hào)的測(cè)量方法[J];電子與封裝;2013年01期

6 孫科林;周維超;吳欽章;;高速實(shí)時(shí)光纖圖像傳輸系統(tǒng)的實(shí)現(xiàn)[J];光學(xué)精密工程;2011年09期

7 李天文;趙磊;;圖像采集系統(tǒng)的Camera Link標(biāo)準(zhǔn)接口設(shè)計(jì)[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2009年08期

8 謝靜波;;計(jì)算機(jī)總線的分類與發(fā)展趨勢(shì)[J];科技信息(學(xué)術(shù)研究);2007年30期

9 夏瑋瑋,沈連豐,肖婕,毛宇斌;嵌入式系統(tǒng)關(guān)鍵技術(shù)分析與開發(fā)應(yīng)用[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2003年02期

10 蔣志峰,蔣偉峰,劉濟(jì)林;基于ISA總線接口電路的設(shè)計(jì)及研究[J];實(shí)驗(yàn)室研究與探索;2000年01期

  本文關(guān)鍵詞：基于FPGA實(shí)現(xiàn)的數(shù)據(jù)高速傳輸與存儲(chǔ)的研究，由筆耕文化傳播整理發(fā)布。

，

本文編號(hào)：271826