本文關(guān)鍵詞：一種應(yīng)用于TDC的低抖動多相高頻時鐘產(chǎn)生電路設(shè)計(jì)，，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著系統(tǒng)芯片規(guī)模的不斷擴(kuò)大,特征尺寸的縮小,芯片工作頻率越來越高,基于環(huán)形振蕩器的高頻時鐘產(chǎn)生電路,具有片上集成、多相位輸出和結(jié)構(gòu)簡單等諸多優(yōu)點(diǎn)。但在傳統(tǒng)的時間數(shù)字轉(zhuǎn)換電路(Time-to-Digital Converter, TDC)中,時鐘頻率隨制造工藝、電源和溫度的變化,以及隨機(jī)抖動將直接制約TDC精度與分辨率性能的改善,因此基于溫度補(bǔ)償架構(gòu)所實(shí)現(xiàn)的多相移時鐘產(chǎn)生電路已無法滿足TDC計(jì)數(shù)的根本需求。為了改善時鐘的動態(tài)性能,本文主要針對閉環(huán)的鎖頻環(huán)(Frequency Locked Loop, FLL)和鎖相環(huán)(Phase Locked Loop, PLL)系統(tǒng)架構(gòu)進(jìn)行對比驗(yàn)證,詳細(xì)闡述了反饋系統(tǒng)的工作原理,并重點(diǎn)針對環(huán)路穩(wěn)定性和噪聲性能進(jìn)行建模分析。在FLL系統(tǒng)中基于電荷共享技術(shù)和窄脈沖產(chǎn)生邏輯構(gòu)成的頻率電壓轉(zhuǎn)換電路,通過采樣輸出頻率實(shí)現(xiàn)電壓的轉(zhuǎn)換,在誤差放大器的輸入端與輸入轉(zhuǎn)換電壓進(jìn)行比較,利用該誤差量動態(tài)調(diào)節(jié)振蕩器的輸出頻率,跟隨參考頻率的變化。在PLL系統(tǒng)中采用一種改進(jìn)的鑒頻鑒相器結(jié)構(gòu),同時基于反饋補(bǔ)償方式的電荷泵架構(gòu)能夠有效提高電流的匹配精度,分頻器則采用基于真單相時鐘的D觸發(fā)器結(jié)構(gòu)構(gòu)成,具有低功耗和強(qiáng)抗電源噪聲特點(diǎn)。基于TSMC 0.35μm CMOS工藝,在Cadence平臺下完成了電路的前后仿真驗(yàn)證和系統(tǒng)版圖設(shè)計(jì)。芯片的測試結(jié)果表明,在FLL系統(tǒng)中頻率跟隨過程近似存在7.4MHz的固有偏差,在典型頻率180MHz下,均方根抖動近似38.68ps(@55μs),相位偏差達(dá)到+8.68-10.15%：而在PLL系統(tǒng)中當(dāng)振蕩頻率達(dá)到180.004MHz,占空比為51.12%,相位偏差±8.40%,均方根抖動近似4.23ps,峰峰值抖動達(dá)到38.45ps,基本能夠滿足兩段式TDC的應(yīng)用需求。最后論文對測試過程中存在的問題進(jìn)行了深入分析,并針對系統(tǒng)的精度誤差和時鐘抖動提出了改進(jìn)意見。
【關(guān)鍵詞】：時間數(shù)字轉(zhuǎn)換電路 鎖頻環(huán) 鎖相環(huán) 壓控振蕩器 時鐘抖動 相位噪聲
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN402
【目錄】：

• 摘要5-6
• Abstract6-9
• 第一章 緒論9-15
• 1.1 研究背景與意義9-11
• 1.2 國內(nèi)外研究現(xiàn)狀與發(fā)展趨勢11-13
• 1.3 研究內(nèi)容與設(shè)計(jì)指標(biāo)13-14
• 1.3.1 研究內(nèi)容13
• 1.3.2 設(shè)計(jì)指標(biāo)13-14
• 1.4 論文組織結(jié)構(gòu)14-15
• 第二章 環(huán)形振蕩器理論基礎(chǔ)15-29
• 2.1 環(huán)形振蕩器基本原理15-18
• 2.1.1 反饋控制理論15-16
• 2.1.2 壓控環(huán)振模型16-17
• 2.1.3 器件噪聲特性17-18
• 2.2 延遲單元時間模型18-22
• 2.2.1 單端延遲單元18-20
• 2.2.2 差分延遲單元20-22
• 2.3 相位噪聲線性模型22-25
• 2.3.1 線性時變模型22-24
• 2.3.2 相位噪聲優(yōu)化24-25
• 2.4 開環(huán)抖動累積效應(yīng)25-27
• 2.5 本章小結(jié)27-29
• 第三章 低抖動多相高頻時鐘產(chǎn)生電路設(shè)計(jì)29-55
• 3.1 TDC需求分析29-30
• 3.2 閉環(huán)鎖頻環(huán)系統(tǒng)架構(gòu)30-35
• 3.2.1 環(huán)路穩(wěn)定特性31-33
• 3.2.2 噪聲傳輸特性33-35
• 3.3 閉環(huán)鎖相環(huán)系統(tǒng)架構(gòu)35-39
• 3.3.1 環(huán)路穩(wěn)定特性35-37
• 3.3.2 相位噪聲優(yōu)化37-39
• 3.4 關(guān)鍵模塊電路設(shè)計(jì)與前仿真驗(yàn)證39-53
• 3.4.1 壓控振蕩器設(shè)計(jì)39-41
• 3.4.2 頻率電壓轉(zhuǎn)換電路設(shè)計(jì)41-45
• 3.4.3 誤差放大器45-47
• 3.4.4 鑒頻鑒相器47-49
• 3.4.5 電荷泵電路49-52
• 3.4.6 分頻器電路52-53
• 3.5 本章小結(jié)53-55
• 第四章 系統(tǒng)前后仿真驗(yàn)證與版圖設(shè)計(jì)55-65
• 4.1 系統(tǒng)前仿真驗(yàn)證55-57
• 4.2 關(guān)鍵模塊版圖設(shè)計(jì)57-64
• 4.2.1 布圖規(guī)劃57
• 4.2.2 關(guān)鍵模塊版圖設(shè)計(jì)57-64
• 4.3 系統(tǒng)后仿真驗(yàn)證64
• 4.4 本章小結(jié)64-65
• 第五章 芯片測試與結(jié)果分析65-79
• 5.1 測試平臺65-67
• 5.1.1 芯片封裝65
• 5.1.2 板級設(shè)計(jì)65-66
• 5.1.3 測試方案66-67
• 5.2 關(guān)鍵模塊測試67-69
• 5.3 系統(tǒng)芯片測試69-75
• 5.4 結(jié)果分析與改進(jìn)意見75-78
• 5.5 本章小結(jié)78-79
• 第六章 總結(jié)與展望79-81
• 6.1 總結(jié)79
• 6.2 展望79-81
• 參考文獻(xiàn)81-85
• 致謝85-87
• 攻讀碩士學(xué)位期間發(fā)表的論文87

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前2條

1 雷雪梅;王志功;沈連豐;;Design and analysis of a three-stage voltage-controlled ring oscillator[J];Journal of Semiconductors;2013年11期

2 云振新;;壓控振蕩器技術(shù)的回顧與展望[J];電子元器件應(yīng)用;2004年08期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 王倫耀;低功耗觸發(fā)器研究[D];浙江大學(xué);2004年

  本文關(guān)鍵詞：一種應(yīng)用于TDC的低抖動多相高頻時鐘產(chǎn)生電路設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

本文編號：271318