【摘要】：隨著集成電路設(shè)計與制造工藝的不斷發(fā)展,從最初單一的晶體管的問世,發(fā)展到門電路的集成,再到今天的片上系統(tǒng)(System on a Chip,SoC)設(shè)計技術(shù),使得在小小的芯片上集成上億個晶體管甚至更多成為可能。其大大的提高了系統(tǒng)的可靠性并降低了系統(tǒng)的成本,憑借自身的無數(shù)優(yōu)點,SoC成為了當前技術(shù)發(fā)展的必然趨勢,并不斷滲透到各個行業(yè)各個領(lǐng)域之中,得以廣泛應(yīng)用。本文基于某國產(chǎn)SoC芯片,針對其中的系統(tǒng)監(jiān)控模塊,為其設(shè)計了一款模數(shù)轉(zhuǎn)換器(analog-to-digital convertor,ADC)。本文所設(shè)計的ADC采用循環(huán)結(jié)構(gòu)(cyclic),這主要是由于cyclic ADC具有面積小、功耗低、轉(zhuǎn)換精度與采樣速度適中的特點。傳統(tǒng)的cyclic ADC通常只能支持單端輸入或差分輸入中的一種輸入模式,而本文所針對的系統(tǒng)監(jiān)控模塊需要對芯片上的模擬電壓、溫度信息及片外輸入的模擬信號進行監(jiān)控,這些信號既有單端信號,又有差分信號,這就要求所設(shè)計的ADC能同時支持單端和差分兩種輸入模式。因此,根據(jù)系統(tǒng)需求,為設(shè)計一種可實現(xiàn)單端和差分兩種輸入模式的cyclic ADC,在傳統(tǒng)RSD算法基礎(chǔ)上提出了一種改進的雙模式RSD算法,并基于此算法,優(yōu)化改進采樣保持電路開關(guān)控制方式。該控制方式的優(yōu)點是在支持兩種輸入模式的同時,不需要額外的時鐘周期進行模式轉(zhuǎn)換,提高了時鐘的利用率。在采樣保持電路和MDAC電路的設(shè)計中,使用雙運放結(jié)構(gòu)來代替?zhèn)鹘y(tǒng)全差分運放結(jié)構(gòu),在避免了共模反饋電路設(shè)計的同時,可消除運算放大器的失調(diào)誤差對整個電路的影響。其中,在運算放大器的設(shè)計上,提出一種兩級自補償結(jié)合增益自舉的改進型運放結(jié)構(gòu),用以代替?zhèn)鹘y(tǒng)的密勒補償方式,既能夠滿足ADC精度的需求,又能夠有效降低其所占用的芯片面積。本文基于GF 28 nm標準CMOS工藝完成了電路的設(shè)計、版圖繪制與后仿真驗證。后仿真結(jié)果表明在5.2 MHz工作時鐘和2.5 V電源電壓下,提出的cyclic ADC采樣速率為200 kS/s,信噪失真比(Signal to Noise and Distortion Ratio,SNDR)為54.3 dB,有效位數(shù)(Effective Number Of Bits,ENOB)為8.7 bit,功耗為4.97 mW,版圖面積為0.059 mm~2,其性能完全滿足系統(tǒng)監(jiān)控模塊的應(yīng)用需求。
【圖文】：

圖 0-1 系統(tǒng)監(jiān)控模塊結(jié)構(gòu)框圖0.2 Cyclic ADC 的發(fā)展與研究意義這些年來數(shù)字集成電路得到了快速的發(fā)展，由于具有可靠性高、靈活性好等優(yōu)點，在各類電子產(chǎn)品中都得到了廣泛的應(yīng)用，甚至有逐漸取代模擬電路的發(fā)展趨勢。但是，人類世界中的信號基本都是以模擬信號的形式存在的，數(shù)字電路是無法對這些信號直接進行處理的，而 ADC 作為數(shù)字信號與模擬信號之間轉(zhuǎn)換的重要樞紐，其性能的好壞往往會直接影響到整個電子系統(tǒng)的功能，因此高性能 ADC 的研發(fā)逐漸成為了集成電路設(shè)計領(lǐng)域中的重要研究課題。在眾多種類的 ADC 結(jié)構(gòu)中，cyclicADC 由于具有占用芯片面積小、功耗低的優(yōu)點，同時還能實現(xiàn)中等的轉(zhuǎn)換精度與采樣速度，在紅外讀出電路[6]、CMOS圖像處理[7]、無線通訊[8]等很多應(yīng)用領(lǐng)域中都有廣泛的應(yīng)用。因此，，在國內(nèi)外，cyclicADC 的設(shè)計成為了研究熱點之一。

第 1 章 ADC 理論概述用來進行接下來的量化操作。量化是將保持的采樣信號轉(zhuǎn)換成非 1 即 0 的數(shù)字信號，在這個過程中往引入誤差，我們通常將這個誤差稱作為量化誤差。最后，將量化后所得的輸出碼送入編碼器，將這些數(shù)字輸出碼編碼成二進制數(shù)字代碼輸出，至此完成了一次模數(shù)轉(zhuǎn)換。
【學(xué)位授予單位】：遼寧大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2019
【分類號】：TN792

【參考文獻】

相關(guān)期刊論文 前6條

1 馬文佳;;北斗多模多頻導(dǎo)航SoC芯片技術(shù)研究[J];導(dǎo)航定位與授時;2015年01期

2 樊苗苗;張雅聰;魯文高;沈廣沖;陳中建;孟祥云;劉三林;;用于紅外焦平面讀出電路的增量/循環(huán)混合型模數(shù)轉(zhuǎn)換器(英文)[J];北京大學(xué)學(xué)報(自然科學(xué)版);2014年04期

3 劉豐;姚素英;;12位低功耗RSD A/D轉(zhuǎn)換器的改進設(shè)計與實現(xiàn)[J];南開大學(xué)學(xué)報(自然科學(xué)版);2011年06期

4 ;江陰和普微電子推出2.4G無線視頻多媒體SoC芯片[J];電子技術(shù)應(yīng)用;2010年11期

5 蔣穎丹;田應(yīng)洪;馬聰;張潤曦;徐萍;賴宗聲;;低功耗流水線ADC中多閾值比較器的設(shè)計[J];微電子學(xué);2010年05期

6 劉豐;姚素英;史再峰;;CMOS圖像傳感器中RSD A/D轉(zhuǎn)換器的設(shè)計與實現(xiàn)[J];光電子.激光;2008年10期

相關(guān)碩士學(xué)位論文 前9條

1 矯風(fēng);基于數(shù)字電視SoC芯片視頻解碼的軟件設(shè)計與應(yīng)用[D];中國海洋大學(xué);2015年

2 汪小思;一種低功耗循環(huán)型模數(shù)轉(zhuǎn)換器的設(shè)計[D];安徽大學(xué);2015年

3 王樂;低功耗循環(huán)型模數(shù)轉(zhuǎn)換器關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2014年

4 陸逢陽;一種用于CMOS圖像傳感器的12-bit 500-kS/s循環(huán)型模數(shù)轉(zhuǎn)換器的設(shè)計[D];吉林大學(xué);2014年

5 王崢;基于0.13μm CMOS工藝脈沖超寬帶系統(tǒng)中高速低功耗ADC研究與設(shè)計[D];中國科學(xué)技術(shù)大學(xué);2014年

6 徐文靜;CMOS圖像傳感器列級ADC研究與設(shè)計[D];天津大學(xué);2012年

7 張淑穎;12bit高速流水線ADC數(shù)字校正技術(shù)的研究[D];吉林大學(xué);2012年

8 鄒望輝;高精度流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器的設(shè)計[D];華中科技大學(xué);2004年

9 王奕;嵌入式微處理器整數(shù)部分的設(shè)計與實現(xiàn)[D];西北工業(yè)大學(xué);2003年

本文編號：2706995