發(fā)布時(shí)間：2020-05-30 17:37

【摘要】：在工業(yè)上,由于缺乏異步電路設(shè)計(jì)的工具、技術(shù)和相關(guān)邏輯單元庫(kù),使得設(shè)計(jì)人員難以在SoC設(shè)計(jì)中應(yīng)用異步電路,因此,異步電路很少應(yīng)用于工業(yè)設(shè)計(jì)領(lǐng)域。此外,深亞微米工藝也增加了漏電流功耗�；跍�(zhǔn)延遲不敏感的讀出放大器半緩沖邏輯單元庫(kù)是一種強(qiáng)大的異步電路設(shè)計(jì)庫(kù),它能夠在深亞微米工藝下平衡延遲和功耗的影響。為了減少這種差距,本文提出了一種有效的異步準(zhǔn)延遲不敏感邏輯單元庫(kù)的設(shè)計(jì),該庫(kù)采用了適合深亞微米CMOS實(shí)現(xiàn)的設(shè)計(jì)流程,著重于減少傳播延遲和功耗。該方法通過(guò)閂鎖效應(yīng)來(lái)平衡邏輯單元中晶體管的尺寸和性能,通過(guò)多電壓閾值技術(shù)進(jìn)一步減少了功率約束下的傳播延時(shí)。該方法在實(shí)現(xiàn)晶體管網(wǎng)絡(luò)中整體性能的平衡非常有用,同時(shí)能夠?qū)β始s束下關(guān)鍵路徑和非關(guān)鍵路徑上的晶體管進(jìn)行加速或減速。該基于先進(jìn)的準(zhǔn)延遲不敏感的讀出放大器半緩沖邏輯單元庫(kù)的設(shè)計(jì)方法已通過(guò)SMIC 40nm工藝的驗(yàn)證。具有Muller C元件的基本單元被設(shè)計(jì)并以1.1V標(biāo)稱電壓進(jìn)行測(cè)試,亞閾值電壓設(shè)為400mV,并在不同的溫度下以1GHz的頻率進(jìn)行采樣驗(yàn)證。該設(shè)計(jì)的原理圖、版圖設(shè)計(jì)和仿真在Cadence ICFB完成,并使用Cadence模擬設(shè)計(jì)環(huán)境中的Spectre模型進(jìn)行驗(yàn)證。當(dāng)以先前的庫(kù)為基準(zhǔn)進(jìn)行測(cè)試時(shí),生成的邏輯單元庫(kù)顯示出傳播延時(shí)和功耗均有所改善。
【學(xué)位授予單位】：中國(guó)科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類號(hào)】：TN402

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 熊祥玉;;關(guān)于異步電路中的競(jìng)爭(zhēng)現(xiàn)象[J];江西師范大學(xué)學(xué)報(bào)(自然科學(xué)版);1989年04期

2 朱仲武;張慧芳;;脈沖異步電路經(jīng)典設(shè)計(jì)方法中一個(gè)應(yīng)當(dāng)更正的問(wèn)題[J];江西理工大學(xué)學(xué)報(bào);1990年01期

3 孫智權(quán);;基于Balsa的異步集成電路設(shè)計(jì)方法[J];科學(xué)技術(shù)與工程;2008年16期

4 俞穎,周磊,閔昊;采用異步電路的低功耗微控制器的VLSI設(shè)計(jì)與實(shí)現(xiàn)[J];半導(dǎo)體學(xué)報(bào);2001年10期

5 董一仁;;測(cè)試產(chǎn)生用的九值電路模型[J];電子計(jì)算機(jī)動(dòng)態(tài);1978年12期

6 何安平;郭慧波;馮志華;吳盡昭;;基于異步電路設(shè)計(jì)的RSA算法加密芯片[J];計(jì)算機(jī)工程與設(shè)計(jì);2019年04期

7 周端;徐陽(yáng)揚(yáng);曾平;;異步系統(tǒng)的信號(hào)傳送研究[J];固體電子學(xué)研究與進(jìn)展;2006年01期

8 劉勇攀,羅嶸,史崢,楊華中,汪蕙,嚴(yán)曉浪;異步電路的設(shè)計(jì)方法及其應(yīng)用[J];微電子學(xué);2002年06期

9 張遠(yuǎn)奇,王靜;異步VLSI電路的低功耗技術(shù)研究[J];計(jì)算機(jī)工程與應(yīng)用;2001年05期

10 谷佳華;周端;楊延飛;;基于Balsa-Xilinx FPGA的異步設(shè)計(jì)流程[J];微電子學(xué)與計(jì)算機(jī);2012年06期

相關(guān)博士學(xué)位論文 前9條

1 孫秀莉;基于動(dòng)作細(xì)化的異步電路自動(dòng)綜合[D];中國(guó)科學(xué)院研究生院（成都計(jì)算機(jī)應(yīng)用研究所）;2005年

2 徐陽(yáng)揚(yáng);異步電路設(shè)計(jì)方法學(xué)研究[D];西安電子科技大學(xué);2009年

3 曾永紅;數(shù)據(jù)包異步電路的關(guān)鍵技術(shù)研究[D];華中科技大學(xué);2007年

4 管旭光;異步片上網(wǎng)絡(luò)的關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2011年

5 任洪廣;數(shù)據(jù)驅(qū)動(dòng)異步微處理器設(shè)計(jì)關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2012年

6 阮堅(jiān);異步控制電路設(shè)計(jì)與實(shí)現(xiàn)關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

7 周端;GALS系統(tǒng)互連及設(shè)計(jì)方法的研究[D];西安電子科技大學(xué);2010年

8 吳睿振;高速低功耗MPSoC仲裁研究[D];西安電子科技大學(xué);2014年

9 彭瑤;基于GALS的多核SoC中強(qiáng)魯棒性通信接口研究[D];西安電子科技大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 Shahzad Haider;準(zhǔn)延遲不敏感異步標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì)與實(shí)現(xiàn)[D];中國(guó)科學(xué)技術(shù)大學(xué);2019年

2 葉婭慧;可逆及超并行異步電路設(shè)計(jì)[D];重慶大學(xué);2018年

3 賈婷婷;基于EBES的異步電路邏輯符合驗(yàn)證[D];蘭州大學(xué);2018年

4 劉曉慶;基于異步電路設(shè)計(jì)方法的多類乘法算法設(shè)計(jì)與實(shí)現(xiàn)[D];蘭州大學(xué);2018年

5 邢永濤;異步電路設(shè)計(jì)方法研究[D];北京大學(xué);2007年

6 郭宏泓;超低功耗異步電路設(shè)計(jì)研究[D];江蘇大學(xué);2009年

7 張麗;基于片上系統(tǒng)的仲裁算法和接口電路研究[D];西安電子科技大學(xué);2014年

8 明曉杰;基于NCL邏輯的異步MCU設(shè)計(jì)[D];西安電子科技大學(xué);2013年

9 羅玲玉;GALS設(shè)計(jì)方法[D];西安電子科技大學(xué);2008年

10 奚錦程;低功耗異步80C51微處理器設(shè)計(jì)[D];東南大學(xué);2016年

，

本文編號(hào)：2688479