【摘要】：近年來隨著芯片集成度和復(fù)雜度的提高,芯片的功耗也隨之快速增長。芯片功耗過大會導(dǎo)致一系列問題,比如器件穩(wěn)定性變差、封裝可靠性降低及電子產(chǎn)品續(xù)航能力下降等。功耗已成為影響集成電路發(fā)展的重要因素,而在低功耗設(shè)計研究方面的進展變得愈加關(guān)鍵。芯片的低功耗設(shè)計在各個設(shè)計層次上都有對應(yīng)的設(shè)計方法,本次論文的研究著重進行在RTL級上的低功耗設(shè)計的研究。本次論文希望通過對目前芯片低功耗設(shè)計方法的理解,以及對PCIE模塊低功耗機制的分析,研究在RTL級上基于子系統(tǒng)控制模塊的降低PCIE模塊功耗的低功耗設(shè)計方法。首先通過查閱有關(guān)SOC低功耗設(shè)計的相關(guān)資料,并研究工程中已有的SOC低功耗設(shè)計,對現(xiàn)階段常用的幾種低功耗設(shè)計的思想和方法進行分析,掌握基本的RTL級低功耗設(shè)計相關(guān)的理論和思路。然后對PCIE模塊的基本架構(gòu)和功能進行理解,并分析PCIE模塊內(nèi)部已有的電源管理機制。同時理解芯片子系統(tǒng)控制模塊的基本架構(gòu)和功能,并分析控制模塊與子系統(tǒng)內(nèi)部其它模塊進行交互的機制。之后分別通過對PCIE模塊的電源和時鐘進行控制的思路實現(xiàn)在RTL級上的兩種PCIE低功耗設(shè)計方法。論文實現(xiàn)的兩種PCIE低功耗設(shè)計方法的思路如下。第一種是通過PCIE模塊與子系統(tǒng)控制模塊之間的交互,在PCIE內(nèi)部進行電源狀態(tài)轉(zhuǎn)換的同時關(guān)斷不需要工作的PCIE電源域的電源。第二種是通過檢測對應(yīng)的PCIE電源域的工作狀態(tài),動態(tài)調(diào)整工作時鐘的頻率,實現(xiàn)空閑狀態(tài)下時鐘頻率的自動降低。論文在最后對所實現(xiàn)的兩種PCIE模塊的低功耗設(shè)計進行了功能驗證和功耗仿真,并且功耗數(shù)據(jù)結(jié)果表明第一種設(shè)計能夠降低約27.0%的PCIE Controller運行功耗,第二種設(shè)計能夠降低約1.5%的PCIE Controller運行功耗,而同時實現(xiàn)兩種設(shè)計則能夠降低約27.4%的PCIE Controller運行功耗,從而驗證了本次設(shè)計達到了預(yù)期的目的,即通過硬件機制更大程度的降低了PCIE模塊在運行過程中所產(chǎn)生的功耗。本次論文中的PCIE低功耗設(shè)計與以往項目中的不同點在于通過對硬件機制的調(diào)整實現(xiàn)PCIE模塊運行過程中對其電源和時鐘更大程度上的自動控制。其一,在UPF文件中加入保持單元實現(xiàn)在電源域斷電前保存模塊信息,并允許在L12鏈路電源狀態(tài)下對VMAIN電源域進行關(guān)斷,從而實現(xiàn)通過硬件機制自動關(guān)斷VMAIN電源域的功能。其二,通過判斷VMAIN電源域中模塊的工作狀態(tài)來選擇空閑狀態(tài)下的時鐘頻率或工作狀態(tài)下的時鐘頻率,從而實現(xiàn)通過硬件機制自動調(diào)整工作時鐘頻率的功能。論文中提出的低功耗設(shè)計方法基于對現(xiàn)階段常用低功耗設(shè)計思想的研究以及項目中已有設(shè)計的分析,并通過功能驗證和功耗仿真保證了設(shè)計的正確性,具有良好的項目基礎(chǔ)和實用價值。
【圖文】：

在進行 PCIE 低功耗設(shè)計前，需要對 PCIE 模塊的架構(gòu)和功能進行了解。本節(jié)對PCIE 的架構(gòu)及其內(nèi)部各模塊的功能進行了介紹，同時重點對 PCIE 基于數(shù)據(jù)包的事務(wù)交互進行了分析。3.1.1 PCIE 架構(gòu)PCIE 是一種通用的串行高速數(shù)據(jù)傳輸接口，可以用于互連所有的外圍 I/O 設(shè)備從而使設(shè)備之間進行交互[25]。PCIE 通過點對點的方式對兩端設(shè)備進行互連。兩端設(shè)備之間的 PCIE 連接叫做 PCIE 鏈路。最基本的 PCIE 鏈路包含兩個低壓的差分驅(qū)動信號對，即一個發(fā)送信號對和一個接收信號對。鏈路在每個方向上可以有 X1，X2，X4，X8，X12，X16，X32 個信號對。一個 PCIE 鏈路其實就是兩端設(shè)備之間的一個物理連接，其所對應(yīng)的 PCIE 通道在兩個相反的方向上都由信號對組成。如圖 3.1 所示，一個 X1 鏈路有一個通道，也就是說在每個方向上有一對差分信號，那么總共是四個信號。PCIE 鏈路上的信號對叫做 PCIE 通道，而設(shè)計者可以根據(jù)事先給定的 PCIE 鏈路要求來決定 PCIE 通道的數(shù)量。

西安電子科技大學(xué)碩士學(xué)位論文以及保持寄存器等。由于 UPF 文件在整個 IC 設(shè)計流程中的各個環(huán)節(jié)上是通用的，，所以降低了低功耗設(shè)計可能存在的風(fēng)險[28]。相比于傳統(tǒng)的 IC 設(shè)計流程，UPF 文件的出現(xiàn)使低功耗分析進行在 IC 設(shè)計流程中更早的階段，從而有利于更早的進行電路功耗的優(yōu)化。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2019
【分類號】：TN402

【相似文獻】

相關(guān)期刊論文 前10條

1 樊持杰;司巧梅;張丹;;VLSI低功耗設(shè)計方法的研究[J];電腦與電信;2016年05期

2 陳吉華,李少青,孫緒紅,李思昆,陳莉珠;VLSI的門級低功耗設(shè)計優(yōu)化技術(shù)[J];計算機應(yīng)用;2000年S1期

3 鄒鵬;;手機外設(shè)的低功耗設(shè)計[J];無線互聯(lián)科技;2013年01期

4 沙非;;淺談單片機的低功耗設(shè)計[J];信息與電腦(理論版);2011年05期

5 張石;董建威;王軍輝;趙善國;禹建喜;;便攜式無線心電監(jiān)護儀的低功耗設(shè)計[J];醫(yī)療衛(wèi)生裝備;2006年07期

6 張晗;李建秋;李洪良;;一種便攜式詢問機的低功耗設(shè)計方法[J];電子世界;2019年14期

7 肖劍洪;熊曉明;;時鐘樹低功耗設(shè)計[J];電子世界;2017年05期

8 ;《低功耗設(shè)計方法學(xué)》中文版即將出版[J];世界電子元器件;2008年06期

9 潘志棟;;RFID門禁機的軟硬件低功耗設(shè)計[J];呂梁高等�？茖W(xué)校學(xué)報;2007年01期

10 文樺;張亞軍;;嵌入式系統(tǒng)低功耗設(shè)計研究[J];現(xiàn)代電子技術(shù);2009年22期

相關(guān)會議論文 前10條

1 鄭杰;郭隱彪;;嵌入式系統(tǒng)中的低功耗設(shè)計[A];福建省科協(xié)第四屆學(xué)術(shù)年會——提升福建制造業(yè)競爭力的戰(zhàn)略思考專題學(xué)術(shù)年會論文集[C];2004年

2 鄭杰;郭隱彪;;嵌入式系統(tǒng)中的低功耗設(shè)計[A];福建省科協(xié)第四屆學(xué)術(shù)年會提升福建制造業(yè)競爭力的戰(zhàn)略思考專題學(xué)術(shù)年會論文集[C];2004年

3 程輝;龍慧;白宜誠;;物探儀器的低功耗設(shè)計[A];當(dāng)代礦山地質(zhì)地球物理新進展[C];2004年

4 施元春;王維俊;葛敏;郭軍華;宋宏洲;;一種低功耗數(shù)字溫濕度測量系統(tǒng)的設(shè)計[A];電工理論與新技術(shù)2004年學(xué)術(shù)研討會論文集[C];2004年

5 顧國林;;光纖傳感用大功率脈沖光源驅(qū)動電源低功耗設(shè)計[A];第十四屆全國光學(xué)測試學(xué)術(shù)討論會論文（摘要集）[C];2012年

6 王志強;馬卓;謝倫國;張少華;;低功耗設(shè)計中電源開關(guān)單元的優(yōu)化組織方法[A];第十七屆計算機工程與工藝年會暨第三屆微處理器技術(shù)論壇論文集（上冊）[C];2013年

7 毛昶;雷元武;彭元喜;吳虎成;;基于保持電路的低功耗乘法器設(shè)計[A];第十九屆計算機工程與工藝年會暨第五屆微處理器技術(shù)論壇論文集[C];2015年

8 趙洪飛;杜曉通;王磊;;低功耗WSNs技術(shù)在油管檢漏系統(tǒng)中的應(yīng)用研究[A];第十屆中國科協(xié)年會論文集（二）[C];2008年

9 趙洪飛;杜曉通;王磊;;低功耗WSNs技術(shù)在油管檢漏系統(tǒng)中的應(yīng)用研究[A];第三屆全國虛擬儀器大會論文集[C];2008年

10 艾飛虎;張承義;張民選;;基于循環(huán)指令檢測的低功耗設(shè)計[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

相關(guān)重要報紙文章 前5條

1 Mentor Graphics亞太區(qū)總裁 彭啟煌;低功耗設(shè)計標準先行[N];中國電子報;2010年

2 梁紅兵;低功耗設(shè)計遇瓶頸產(chǎn)業(yè)鏈各環(huán)節(jié)應(yīng)通力合作[N];中國電子報;2008年

3 中國科學(xué)院計算技術(shù)研究所 常曉濤 張志敏;SoC低功耗設(shè)計與評估技術(shù)[N];計算機世界;2004年

4 高金祥;功能增強的信號完整性分析 使Cadence客戶從容應(yīng)對低功耗設(shè)計[N];電子資訊時報;2005年

5 ;CADENCE發(fā)布低功耗解決方案[N];人民郵電;2007年

相關(guān)博士學(xué)位論文 前10條

1 王維;通信實時數(shù)字信號處理系統(tǒng)早期功/能耗估計與優(yōu)化[D];北京理工大學(xué);2017年

2 張宇弘;行為邏輯層上的SOC低功耗設(shè)計[D];浙江大學(xué);2004年

3 徐勇軍;集成電路功耗估計及低功耗設(shè)計[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2006年

4 卜愛國;嵌入式系統(tǒng)動態(tài)低功耗設(shè)計策略的研究[D];東南大學(xué);2006年

5 吳福煒;數(shù)字電路低功耗設(shè)計方法研究[D];中國科學(xué)院研究生院（上海微系統(tǒng)與信息技術(shù)研究所）;2003年

6 孫強;VLSI高層次綜合中可測性和低功耗設(shè)計方法研究[D];哈爾濱工程大學(xué);2009年

7 胡靖;集成電路低功耗設(shè)計可逆邏輯綜合及性能分析[D];哈爾濱工程大學(xué);2008年

8 周芳;片上網(wǎng)絡(luò)低功耗設(shè)計方法研究[D];南京航空航天大學(xué);2015年

9 韋健;低功耗邏輯電路設(shè)計及在RISC設(shè)計中的研究[D];浙江大學(xué);2001年

10 王義;集成電路低功耗內(nèi)建自測試技術(shù)的研究[D];貴州大學(xué);2009年

相關(guān)碩士學(xué)位論文 前10條

1 左明;基于移動基帶芯片子系統(tǒng)控制模塊的PCIE低功耗設(shè)計與驗證[D];西安電子科技大學(xué);2019年

2 孫鵬濤;一種顯示器接口控制器的低功耗設(shè)計與評估[D];西安電子科技大學(xué);2018年

3 周文;嵌入式系統(tǒng)低功耗設(shè)計方法研究[D];湖南師范大學(xué);2008年

4 賀京;基于65nm的低功耗設(shè)計與等價性驗證[D];西安電子科技大學(xué);2013年

5 孫騰達;手機基帶芯片的低功耗設(shè)計[D];西安電子科技大學(xué);2013年

6 宋云雷;基于一種微控制器的低功耗設(shè)計及實現(xiàn)[D];遼寧大學(xué);2016年

7 馬廣才;狀態(tài)機編碼的低功耗設(shè)計[D];蘇州大學(xué);2011年

8 劉毅;基于UPF低功耗設(shè)計下的邏輯綜合與等價性驗證[D];安徽大學(xué);2011年

9 辛U

本文編號：2665339