【摘要】：隨著半導(dǎo)體工藝逐漸地從28nm向16nm甚至7nm過(guò)渡,片上偏差(on-chip variation)造成的時(shí)序不確定性導(dǎo)致同一芯片不同區(qū)域之間的流片情況都是不同的。越來(lái)越難以控制的工藝變量導(dǎo)致基于工藝、電壓、溫度等多工藝角(corner)這種傳統(tǒng)的靜態(tài)時(shí)序分析方法也難以精確地估計(jì)片上偏差給時(shí)序分析帶來(lái)的影響,此時(shí)能否進(jìn)行精確高效的靜態(tài)時(shí)序分析己成為保證芯片正常工作的關(guān)鍵。本文首先基于時(shí)序庫(kù)模型分析了當(dāng)前28nm工藝中的工藝偏差給單元延時(shí)帶來(lái)的影響,并采用了OCV模式來(lái)模擬工藝偏差帶來(lái)的時(shí)序分析誤差。鑒于OCV中設(shè)置全局統(tǒng)一的降額因子(timing derate)去模擬工藝偏差方式的不足,采用了相對(duì)準(zhǔn)確的AOCV(Advanced OCV)模式,通過(guò)動(dòng)態(tài)地調(diào)整derate值,達(dá)到了更加接近實(shí)際情況的目的。16nm工藝環(huán)境中刻蝕、離子摻雜等不確定性,導(dǎo)致離子在硅中呈現(xiàn)隨機(jī)性分布,由此在AOCV的基礎(chǔ)上采用了一種全新基于統(tǒng)計(jì)學(xué)的SOCV(statistical OCV)模式,它是采用平均值(mean)和方差(sigma)的統(tǒng)計(jì)學(xué)原理來(lái)模擬工藝偏差給單元延時(shí)帶來(lái)的隨機(jī)影響�；贠CV、AOCV以及SOCV的分析模式,采用Cadence公司的Innovus工具結(jié)合具體28nm和16nm的GPU物理模塊,在芯片后端設(shè)計(jì)的不同階段研究了不同分析模式對(duì)時(shí)序收斂的影響。最后就SOCV的改進(jìn)模式進(jìn)行了一定的理論探索,并對(duì)比一般的SOCV模式,結(jié)合Innovus加以驗(yàn)證。時(shí)序路徑中多輸入邏輯門單元的延時(shí)分析會(huì)影響著時(shí)序弧(timing arc)以及時(shí)序路徑的選擇,進(jìn)而影響著時(shí)序的收斂,為此分別探究了在OCV、AOCV以及SOCV中基于模塊分析(GBA)與基于路徑分析(PBA)兩種不同分析方式給時(shí)序分析帶來(lái)的影響,并加以驗(yàn)證。驗(yàn)證發(fā)現(xiàn)OCV相對(duì)于最好-最壞(BC-WC)這種傳統(tǒng)的時(shí)序分析模式更能全面地模擬工藝偏差帶來(lái)的時(shí)序影響,AOCV考慮到實(shí)際中derate值隨著路徑深度而變化,得到布線(route)階段的TNS(total negative slack)值相對(duì)于OCV優(yōu)化了大約15.1%。16nm中的SOCV模式則更能精確的模擬片上偏差的隨機(jī)變化,布線階段的TNS值相對(duì)于AOCV優(yōu)化了大約40.2%,工具運(yùn)行時(shí)間(runtime)也相應(yīng)減少了大約7.4%,從而實(shí)現(xiàn)了時(shí)序的快速收斂,驗(yàn)證了SOCV是當(dāng)前16nm工藝下芯片設(shè)計(jì)中最為理想的時(shí)序分析模式。對(duì)于多輸入邏輯門單元的分析,驗(yàn)證發(fā)現(xiàn)三種模式中,PBA相對(duì)于GBA的分析結(jié)果更為精確,runtime卻相對(duì)較長(zhǎng),使得PBA一般只在簽核階段(sign-off)才使用,以保證最終流片前的時(shí)序更精確,而GBA主要在設(shè)計(jì)前期使用,以此來(lái)縮短時(shí)序分析的周期。
【圖文】：

所示為標(biāo)準(zhǔn)組合單元輸出轉(zhuǎn)換時(shí)間的查找表信息

所示為時(shí)序邏輯單元延時(shí)查找表，，單元的延時(shí)同樣由輸入轉(zhuǎn)換時(shí)間和輸出總負(fù)載查表得到，因此index1、index2也對(duì)應(yīng)表示時(shí)序邏輯單元輸入轉(zhuǎn)換時(shí)間
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TN405

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 陳圣豐;陳宏銘;鮑帥;王志恒;;高效精確的創(chuàng)新AOCV芯片設(shè)計(jì)流程[J];中國(guó)集成電路;2014年12期

2 王帥;王殿超;;28nm制程下多電壓設(shè)計(jì)中AOCV的應(yīng)用[J];中國(guó)集成電路;2014年08期

3 裘武龍;于忠臣;;基于MCMM技術(shù)快速實(shí)現(xiàn)IC時(shí)序收斂[J];中國(guó)集成電路;2014年04期

4 楊虹;王魯;;統(tǒng)計(jì)學(xué)在數(shù)字電路后端時(shí)序分析中的應(yīng)用[J];數(shù)字技術(shù)與應(yīng)用;2013年12期

5 李佳寧;陸偉成;;片內(nèi)偏差空間相關(guān)性的非參數(shù)化估計(jì)方法[J];復(fù)旦學(xué)報(bào)(自然科學(xué)版);2012年01期

6 曹建;;靜態(tài)時(shí)序分析中不同工作模式的分析及應(yīng)用[J];信息技術(shù);2011年01期

7 陳祺;林平分;張s

本文編號(hào)：2655135