【摘要】：隨著半導體工藝逐漸地從28nm向16nm甚至7nm過渡,片上偏差(on-chip variation)造成的時序不確定性導致同一芯片不同區(qū)域之間的流片情況都是不同的。越來越難以控制的工藝變量導致基于工藝、電壓、溫度等多工藝角(corner)這種傳統(tǒng)的靜態(tài)時序分析方法也難以精確地估計片上偏差給時序分析帶來的影響,此時能否進行精確高效的靜態(tài)時序分析己成為保證芯片正常工作的關鍵。本文首先基于時序庫模型分析了當前28nm工藝中的工藝偏差給單元延時帶來的影響,并采用了OCV模式來模擬工藝偏差帶來的時序分析誤差。鑒于OCV中設置全局統(tǒng)一的降額因子(timing derate)去模擬工藝偏差方式的不足,采用了相對準確的AOCV(Advanced OCV)模式,通過動態(tài)地調(diào)整derate值,達到了更加接近實際情況的目的。16nm工藝環(huán)境中刻蝕、離子摻雜等不確定性,導致離子在硅中呈現(xiàn)隨機性分布,由此在AOCV的基礎上采用了一種全新基于統(tǒng)計學的SOCV(statistical OCV)模式,它是采用平均值(mean)和方差(sigma)的統(tǒng)計學原理來模擬工藝偏差給單元延時帶來的隨機影響�；贠CV、AOCV以及SOCV的分析模式,采用Cadence公司的Innovus工具結(jié)合具體28nm和16nm的GPU物理模塊,在芯片后端設計的不同階段研究了不同分析模式對時序收斂的影響。最后就SOCV的改進模式進行了一定的理論探索,并對比一般的SOCV模式,結(jié)合Innovus加以驗證。時序路徑中多輸入邏輯門單元的延時分析會影響著時序弧(timing arc)以及時序路徑的選擇,進而影響著時序的收斂,為此分別探究了在OCV、AOCV以及SOCV中基于模塊分析(GBA)與基于路徑分析(PBA)兩種不同分析方式給時序分析帶來的影響,并加以驗證。驗證發(fā)現(xiàn)OCV相對于最好-最壞(BC-WC)這種傳統(tǒng)的時序分析模式更能全面地模擬工藝偏差帶來的時序影響,AOCV考慮到實際中derate值隨著路徑深度而變化,得到布線(route)階段的TNS(total negative slack)值相對于OCV優(yōu)化了大約15.1%。16nm中的SOCV模式則更能精確的模擬片上偏差的隨機變化,布線階段的TNS值相對于AOCV優(yōu)化了大約40.2%,工具運行時間(runtime)也相應減少了大約7.4%,從而實現(xiàn)了時序的快速收斂,驗證了SOCV是當前16nm工藝下芯片設計中最為理想的時序分析模式。對于多輸入邏輯門單元的分析,驗證發(fā)現(xiàn)三種模式中,PBA相對于GBA的分析結(jié)果更為精確,runtime卻相對較長,使得PBA一般只在簽核階段(sign-off)才使用,以保證最終流片前的時序更精確,而GBA主要在設計前期使用,以此來縮短時序分析的周期。
【圖文】：

所示為標準組合單元輸出轉(zhuǎn)換時間的查找表信息

所示為時序邏輯單元延時查找表，，單元的延時同樣由輸入轉(zhuǎn)換時間和輸出總負載查表得到，因此index1、index2也對應表示時序邏輯單元輸入轉(zhuǎn)換時間
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TN405

【參考文獻】

相關期刊論文 前10條

1 陳圣豐;陳宏銘;鮑帥;王志恒;;高效精確的創(chuàng)新AOCV芯片設計流程[J];中國集成電路;2014年12期

2 王帥;王殿超;;28nm制程下多電壓設計中AOCV的應用[J];中國集成電路;2014年08期

3 裘武龍;于忠臣;;基于MCMM技術快速實現(xiàn)IC時序收斂[J];中國集成電路;2014年04期

4 楊虹;王魯;;統(tǒng)計學在數(shù)字電路后端時序分析中的應用[J];數(shù)字技術與應用;2013年12期

5 李佳寧;陸偉成;;片內(nèi)偏差空間相關性的非參數(shù)化估計方法[J];復旦學報(自然科學版);2012年01期

6 曹建;;靜態(tài)時序分析中不同工作模式的分析及應用[J];信息技術;2011年01期

7 陳祺;林平分;張s

本文編號：2655135