WiNoC中高效MAC和高可靠通信機(jī)制研究
發(fā)布時(shí)間:2020-05-08 16:42
【摘要】:無(wú)線片上網(wǎng)絡(luò)使用無(wú)線鏈路代替長(zhǎng)距離有線鏈路,可以有效地提升片上通信效率。因此,無(wú)線片上網(wǎng)絡(luò)成為了片上互連的新選擇。由于片上流量分布具有動(dòng)態(tài)的時(shí)空特性,針對(duì)傳統(tǒng)令牌媒體訪問(wèn)控制機(jī)制缺乏靈活性的問(wèn)題,本文設(shè)計(jì)了基于優(yōu)先級(jí)的媒體訪問(wèn)控制機(jī)制,在該機(jī)制下,無(wú)線路由器可以適應(yīng)性地使用無(wú)線信道,提升無(wú)線通信效率;另外針對(duì)無(wú)線通信可靠性問(wèn)題,本文設(shè)計(jì)了基于共享緩沖區(qū)的無(wú)線路由器架構(gòu),并在無(wú)線端做了適當(dāng)?shù)娜蒎e(cuò)措施,通過(guò)擁塞緩解和錯(cuò)誤容忍兩方面保證無(wú)線通信的可靠性。設(shè)計(jì)概述如下:(1)結(jié)合數(shù)據(jù)包長(zhǎng)度和數(shù)據(jù)包等待時(shí)間,定義了待發(fā)送數(shù)據(jù)包的優(yōu)先級(jí),設(shè)計(jì)了基于優(yōu)先級(jí)的動(dòng)態(tài)媒體訪問(wèn)控制機(jī)制。該機(jī)制中,所設(shè)計(jì)的中央控制單元計(jì)算無(wú)線節(jié)點(diǎn)待發(fā)送數(shù)據(jù)包的優(yōu)先級(jí),根據(jù)優(yōu)先級(jí)次序,將無(wú)線信道授權(quán)給擁有最高優(yōu)先級(jí)的無(wú)線路由器。和傳統(tǒng)令牌方案相比,本文提出的媒體訪問(wèn)控制機(jī)制可以更合理地分配無(wú)線信道。實(shí)驗(yàn)結(jié)果表明,本文方案相較對(duì)比對(duì)象,均較大地降低了延時(shí),提高了吞吐率,有效地提升了網(wǎng)絡(luò)性能。(2)設(shè)計(jì)了基于共享緩沖區(qū)的無(wú)線路由器架構(gòu)。利用緩沖區(qū)占用率判斷無(wú)線節(jié)點(diǎn)是否出現(xiàn)擁塞,當(dāng)無(wú)線節(jié)點(diǎn)有線端產(chǎn)生擁塞時(shí),通過(guò)共享一部分緩沖區(qū),緩解有線端的擁塞影響;否則,共享緩沖區(qū)分配給無(wú)線發(fā)送端,通過(guò)增大無(wú)線發(fā)送端緩沖區(qū)容量,可以有效提高無(wú)線端數(shù)據(jù)吞吐率。錯(cuò)誤容忍方面,通過(guò)令牌單元內(nèi)部三模冗余設(shè)計(jì),保證了令牌讀取的正確性,還提出了一種在無(wú)線接口處端到端的重傳機(jī)制,通過(guò)廣播錯(cuò)誤信息,保證無(wú)線數(shù)據(jù)的可靠傳輸。實(shí)驗(yàn)結(jié)果顯示,本文設(shè)計(jì)的無(wú)線路由器架構(gòu)和采用的容錯(cuò)方法,均有效地保證了無(wú)線數(shù)據(jù)傳輸?shù)目煽啃浴?br>【圖文】:
第一章 緒論概述絡(luò)產(chǎn)生的背景十年間,集成電路的制造工藝、封裝、測(cè)試等相關(guān)技術(shù)一速度。摩爾定律指出:每隔 18-24 個(gè)月集成電路(Integra的晶體管數(shù)目將增加一倍[1]。這樣芯片上每平方毫米集成多。片上系統(tǒng)(System on Chip, SoC)由于具有集成度高超大規(guī)模集成電路(VeryLarge Scale Integration Circuit,2]。隨著 SoC 的應(yīng)用需求日漸復(fù)雜豐富,,單芯片集成的Property Core, IP Core)的數(shù)目將越來(lái)越多。此時(shí),整個(gè)片度上取決于通信架構(gòu)的效率。傳統(tǒng)基于總線的互連架構(gòu)統(tǒng)總線架構(gòu)的 SoC 不僅受限于通訊效率較低,而且在技挑戰(zhàn)[3]。主要表現(xiàn)在以下幾點(diǎn):
圖 1.2 NoC 互連架構(gòu)Fig 1.2 NoC InterconnectArchitecture資源。NoC 中的多個(gè)節(jié)點(diǎn)可以在同一時(shí),這樣可以支持多個(gè)節(jié)點(diǎn)間并發(fā)地進(jìn)行效率大大提高。。NoC 中每個(gè)路由節(jié)點(diǎn)和本地 IP 核通需要按照 NI 的規(guī)范接入即可。因此,計(jì)成本。。在 NoC 中,功耗和節(jié)點(diǎn)之間的距離耗就比較低。如果通過(guò)合理的方法降低低 NoC 系統(tǒng)功耗。因此,NoC 相較總銷低。NoC 采用全局異步局部同步(GloALS)機(jī)制。該機(jī)制下,模塊內(nèi)部采用方式。這樣有效解決了總線架構(gòu)下全局
【學(xué)位授予單位】:合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2019
【分類號(hào)】:TN47
本文編號(hào):2654918
第一章 緒論概述絡(luò)產(chǎn)生的背景十年間,集成電路的制造工藝、封裝、測(cè)試等相關(guān)技術(shù)一速度。摩爾定律指出:每隔 18-24 個(gè)月集成電路(Integra的晶體管數(shù)目將增加一倍[1]。這樣芯片上每平方毫米集成多。片上系統(tǒng)(System on Chip, SoC)由于具有集成度高超大規(guī)模集成電路(VeryLarge Scale Integration Circuit,2]。隨著 SoC 的應(yīng)用需求日漸復(fù)雜豐富,,單芯片集成的Property Core, IP Core)的數(shù)目將越來(lái)越多。此時(shí),整個(gè)片度上取決于通信架構(gòu)的效率。傳統(tǒng)基于總線的互連架構(gòu)統(tǒng)總線架構(gòu)的 SoC 不僅受限于通訊效率較低,而且在技挑戰(zhàn)[3]。主要表現(xiàn)在以下幾點(diǎn):
圖 1.2 NoC 互連架構(gòu)Fig 1.2 NoC InterconnectArchitecture資源。NoC 中的多個(gè)節(jié)點(diǎn)可以在同一時(shí),這樣可以支持多個(gè)節(jié)點(diǎn)間并發(fā)地進(jìn)行效率大大提高。。NoC 中每個(gè)路由節(jié)點(diǎn)和本地 IP 核通需要按照 NI 的規(guī)范接入即可。因此,計(jì)成本。。在 NoC 中,功耗和節(jié)點(diǎn)之間的距離耗就比較低。如果通過(guò)合理的方法降低低 NoC 系統(tǒng)功耗。因此,NoC 相較總銷低。NoC 采用全局異步局部同步(GloALS)機(jī)制。該機(jī)制下,模塊內(nèi)部采用方式。這樣有效解決了總線架構(gòu)下全局
【學(xué)位授予單位】:合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2019
【分類號(hào)】:TN47
【參考文獻(xiàn)】
相關(guān)期刊論文 前2條
1 歐陽(yáng)一鳴;陳義軍;梁華國(guó);易茂祥;李建華;;一種故障通道隔離的低開(kāi)銷容錯(cuò)路由器設(shè)計(jì)[J];電子學(xué)報(bào);2014年11期
2 王新玉;向東;虞志剛;;TM:一種新的片上網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)[J];計(jì)算機(jī)學(xué)報(bào);2014年11期
相關(guān)博士學(xué)位論文 前1條
1 張劍賢;高性能片上網(wǎng)絡(luò)關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2012年
本文編號(hào):2654918
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2654918.html
最近更新
教材專著