發(fā)布時(shí)間：2017-03-23 05:21

  本文關(guān)鍵詞：基于FPGA的高精度、多通道時(shí)間數(shù)字轉(zhuǎn)換器設(shè)計(jì)，，由筆耕文化傳播整理發(fā)布。

【摘要】：時(shí)間數(shù)字轉(zhuǎn)換器(Time-to-Digital Converter,TDC)是一種精密時(shí)間間隔測(cè)量技術(shù),測(cè)量精度通常為亞納秒級(jí),廣泛應(yīng)用于激光測(cè)距、衛(wèi)星導(dǎo)航、高能物理實(shí)驗(yàn)以及醫(yī)學(xué)成像等領(lǐng)域。TDC的測(cè)量精度往往與這些領(lǐng)域的技術(shù)水平息息相關(guān),有些領(lǐng)域還需要使用多通道TDC來(lái)提高測(cè)量效率。高精度TDC可以在專用集成電路(Application Specific Integrated Circuit,ASIC)中實(shí)現(xiàn),也可以在現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array,FPGA)中實(shí)現(xiàn)。ASIC-TDC的測(cè)量精度和穩(wěn)定性更高,而FPGA-TDC具有開(kāi)發(fā)周期短、實(shí)現(xiàn)成本低、設(shè)計(jì)更為靈活等優(yōu)點(diǎn)。隨著FPGA器件工藝水平的提高,FPGA-TDC與ASIC-TDC之間的性能差異正在逐步縮小,在FPGA上實(shí)現(xiàn)高精度TDC的設(shè)計(jì)具有重要研究意義。論文通過(guò)對(duì)TDC的一般設(shè)計(jì)方法進(jìn)行分析對(duì)比,并結(jié)合Xilinx Virtex-5 FPGA芯片內(nèi)部資源,選用粗細(xì)計(jì)數(shù)相結(jié)合的方式來(lái)實(shí)現(xiàn)高精度、多通道TDC的設(shè)計(jì)。“粗”計(jì)數(shù)功能模塊由格雷碼計(jì)數(shù)器實(shí)現(xiàn),“細(xì)”計(jì)數(shù)功能模塊由抽頭延遲線實(shí)現(xiàn)。為了實(shí)現(xiàn)高精度TDC測(cè)量電路設(shè)計(jì),本文使用Virtex-5的專用進(jìn)位鏈邏輯單元(CARRY4)構(gòu)建抽頭延遲線。針對(duì)由專用進(jìn)位鏈固有的超前進(jìn)位特性引起的溫度計(jì)碼“冒泡”(Bubble error)現(xiàn)象對(duì)傳統(tǒng)溫度計(jì)碼編碼電路進(jìn)行了改進(jìn)。為了降低工藝、電壓、溫度以及系統(tǒng)非線性對(duì)測(cè)量精度的影響,采用碼密度測(cè)試的方式對(duì)測(cè)量結(jié)果進(jìn)行校準(zhǔn)。同時(shí),本文設(shè)計(jì)了一塊延遲單元延遲時(shí)間變化監(jiān)測(cè)電路,以避免不必要的校準(zhǔn)來(lái)節(jié)省測(cè)量時(shí)間和電路功耗。本文設(shè)計(jì)的TDC配置了4個(gè)測(cè)量通道,為減小通道間的測(cè)量差異,在設(shè)計(jì)時(shí)使用位置約束和手動(dòng)調(diào)整的方式使4個(gè)通道緊密并行排列。為驗(yàn)證TDC的功能正確性并對(duì)其性能進(jìn)行評(píng)估,本文做了大量的實(shí)驗(yàn)測(cè)試和數(shù)據(jù)分析。最終測(cè)試結(jié)果表明:4個(gè)測(cè)量通道在對(duì)應(yīng)位置上延遲單元的延遲時(shí)間基本相同,單個(gè)通道的平均時(shí)間間隔分辨率為14.7ps,微分非線性為5.8LSB,積分非線性為12LSB;經(jīng)過(guò)校準(zhǔn)后TDC的RMS測(cè)量精度為25.5ps,單通道的RMS測(cè)量精度為18ps。
【關(guān)鍵詞】：時(shí)間數(shù)字轉(zhuǎn)換器 FPGA 高精度 多通道 抽頭延遲線
【學(xué)位授予單位】：重慶郵電大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN791
【目錄】：

• 摘要3-4
• Abstract4-8
• 注釋表8-9
• 第1章 緒論9-16
• 1.1 研究背景與意義9-11
• 1.1.1 時(shí)間數(shù)字轉(zhuǎn)換器的應(yīng)用背景9
• 1.1.2 精密時(shí)間間隔測(cè)量的研究意義9-10
• 1.1.3 多通道時(shí)間間隔測(cè)量的研究意義10-11
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀11-14
• 1.3 論文研究?jī)?nèi)容與章節(jié)安排14-16
• 1.3.1 論文研究?jī)?nèi)容14
• 1.3.2 論文章節(jié)安排14-16
• 第2章 時(shí)間數(shù)字轉(zhuǎn)換器設(shè)計(jì)方法16-28
• 2.1 時(shí)間數(shù)字轉(zhuǎn)換器概念16
• 2.2 時(shí)間數(shù)字轉(zhuǎn)換器設(shè)計(jì)的一般方法16-25
• 2.2.1 脈沖計(jì)數(shù)法16-17
• 2.2.2 時(shí)間幅度轉(zhuǎn)換法17-18
• 2.2.3 時(shí)間間隔擴(kuò)展方法18-19
• 2.2.4 抽頭延遲線法19-22
• 2.2.5 多相時(shí)鐘采樣法22-23
• 2.2.6 游標(biāo)法23-25
• 2.3 多通道擴(kuò)展25-26
• 2.4 不同設(shè)計(jì)方法特點(diǎn)分析26-27
• 2.5 本章小結(jié)27-28
• 第3章 FPGA-TDC電路設(shè)計(jì)與實(shí)現(xiàn)28-59
• 3.1 TDC設(shè)計(jì)相關(guān)FPGA內(nèi)部資源簡(jiǎn)介28-32
• 3.1.1 可配置邏輯塊（CLB）28-30
• 3.1.2 時(shí)鐘資源30-32
• 3.1.3 布局布線資源32
• 3.2 系統(tǒng)總體設(shè)計(jì)方案32-34
• 3.3 FPGA-TDC“粗”計(jì)數(shù)設(shè)計(jì)與實(shí)現(xiàn)34-36
• 3.4 FPGA-TDC“細(xì)”計(jì)數(shù)設(shè)計(jì)與實(shí)現(xiàn)36-55
• 3.4.1 抽頭延遲線設(shè)計(jì)37-42
• 3.4.2 溫度計(jì)碼編碼電路設(shè)計(jì)42-47
• 3.4.3 校準(zhǔn)電路設(shè)計(jì)47-55
• 3.5 數(shù)據(jù)存儲(chǔ)與串口通信模塊設(shè)計(jì)55-56
• 3.6 多通道設(shè)計(jì)與實(shí)現(xiàn)56-58
• 3.7 本章小結(jié)58-59
• 第4章 系統(tǒng)測(cè)試與性能分析59-69
• 4.1 測(cè)試平臺(tái)59-60
• 4.2 測(cè)試方法60
• 4.3 電路性能分析60-68
• 4.3.1 分辨率60-63
• 4.3.2 非線性分析63-66
• 4.3.3 測(cè)量精度66-67
• 4.3.4 誤差分析67-68
• 4.4 本章小結(jié)68-69
• 第5章 總結(jié)與展望69-71
• 5.1 總結(jié)69-70
• 5.2 展望70-71
• 參考文獻(xiàn)71-75
• 致謝75-76
• 攻讀碩士學(xué)位期間從事的科研工作及取得的成果76

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前7條

1 周磊;王春娥;;基于FPGA的時(shí)間數(shù)字轉(zhuǎn)換器的編碼器[J];鹽城工學(xué)院學(xué)報(bào)(自然科學(xué)版);2015年02期

2 賈云飛;鐘志鵬;許孟強(qiáng);康金;;基于碼密度法的時(shí)間數(shù)字轉(zhuǎn)換器非線性校正方法研究[J];測(cè)控技術(shù);2015年01期

3 潘維斌;龔光華;李薦民;;基于進(jìn)位鏈的多通道時(shí)間數(shù)字轉(zhuǎn)換器[J];清華大學(xué)學(xué)報(bào)(自然科學(xué)版);2013年10期

4 王培林;李道武;豐寶桐;帥磊;孫蕓華;胡婷婷;魏書(shū)軍;黃先超;廖燕飛;柴培;

本文編號(hào)：263034