【摘要】：隨著現(xiàn)代電子產(chǎn)品向著輕小型化的快速發(fā)展,電子行業(yè)對(duì)于芯片封裝集成度的要求越來越高,采用凸點(diǎn)鍵合的倒裝芯片和三維疊層封裝的高密度封裝形式已經(jīng)成為業(yè)界主流。銅柱凸點(diǎn)作為一種新型的互連結(jié)構(gòu),兼具優(yōu)異的導(dǎo)電和導(dǎo)熱性能,適用于超細(xì)間距互連。然而,在封裝尺寸不斷減小的趨勢下,加載在單個(gè)銅柱凸點(diǎn)上的熱、電以及機(jī)械載荷不斷加劇,研究銅柱凸點(diǎn)界面金屬間化合物(IMC)的生長規(guī)律,并研究如何有效抑制互連界面金屬間化合物的生長,提高其在三維封裝互連結(jié)構(gòu)中的可靠性,成為目前業(yè)界關(guān)注的熱點(diǎn)。本文利用15μm與25μm兩種直徑的Cu/Sn結(jié)構(gòu)銅柱凸點(diǎn),研究其在不同條件時(shí)效處理之后,界面處金屬間化合物的生長規(guī)律,并利用氧化還原的石墨烯薄膜,對(duì)鍵合后金屬間化合物的快速生長進(jìn)行控制。具體內(nèi)容和結(jié)論有:(1)通過加熱時(shí)效的方法來研究15μm和25μm銅柱凸點(diǎn)穩(wěn)定性和可靠性,分析得出其界面IMC的生長規(guī)律和機(jī)理的異同。相同點(diǎn)包括:兩種尺寸的微小銅柱凸點(diǎn)界面IMC都會(huì)產(chǎn)生Cu_6Sn_5和Cu_3Sn兩種金屬間化合物,其中Cu_6Sn_5先生成,Cu_3Sn后生成;IMC層的整體厚度會(huì)隨著時(shí)效時(shí)間的增長而逐漸變厚;IMC的生長速度會(huì)隨著時(shí)效溫度的上升而加快;Kirkendall孔洞會(huì)伴隨著Cu_3Sn的生成而生成;當(dāng)擴(kuò)散進(jìn)行到一定程度后,IMC會(huì)沿著銅柱的外邊緣向下生長等。不同點(diǎn)包括:15μm凸點(diǎn)與25μm凸點(diǎn)相比,Cu_3Sn和Kirkendall孔洞生成更困難,銅柱外邊緣生長IMC的現(xiàn)象出現(xiàn)和凸點(diǎn)被徹底破壞的時(shí)間更晚,界面IMC擴(kuò)散速率更低,生成的Kirkendall孔洞尺寸也更小。(2)凸點(diǎn)界面IMC逐漸增多的過程,并不是簡單的某種IMC增多或兩種IMC一起增多的過程,而是兩種IMC以及Cu和Sn相互作用的復(fù)雜結(jié)果。在一定條件下,Cu_3Sn的生成會(huì)大量消耗之前生成的Cu_6Sn_5,讓Cu_6Sn_5的增長速度減緩、總量趨于穩(wěn)定甚至減少。(3)在循環(huán)電流下使用還原氧化的石墨烯懸濁液的方法,可以在銅微納米針錐表面獲取相對(duì)均勻的石墨烯薄層。選取相應(yīng)樣品可以在鍵合溫度120℃、鍵合時(shí)間10 min、鍵合壓力14.63 MPa的條件下與25μm銅柱凸點(diǎn)形成高穩(wěn)定性的鍵合。在此條件下,金屬原子既可以在鍵合處理過程中發(fā)生擴(kuò)散從而形成有效鍵合,又因?yàn)槭┳钃鯇拥拇嬖诙跁r(shí)效處理過程中的停止擴(kuò)散,使得鍵合界面IMC的快速增長被成功抑制。
【圖文】：

電子產(chǎn)業(yè)中三維（Three-dimensional, 3D）集成技術(shù)的不斷進(jìn)步提供了主要驅(qū)動(dòng)。在 3D 集成技術(shù)的發(fā)展浪潮中，高密度封裝技術(shù)對(duì)提高集成電路密度具有十分的作用，因而也受到了眾多科學(xué)家和工程師的廣泛關(guān)注[2, 3]。.1 高密度封裝技術(shù)的研究現(xiàn)狀如圖 1.1，傳統(tǒng)電子產(chǎn)品集成使用的技術(shù)是將幾種獨(dú)立的微系統(tǒng)功能模塊，以（Two-dimensional,2D）方式封裝在印制線路板（PrintedCircuitBoard,PCB）上集成[4]。而根據(jù) 3D 集成技術(shù)的概念，在 3D 架構(gòu)里，這些功能模塊被垂直堆疊個(gè)功能模塊被放置于單獨(dú)一層，在層與層之間通過層間互連，實(shí)現(xiàn)電氣連接。通D 集成技術(shù)，Z 方向尺寸的微小增加大大縮小了 X、Y 方向的尺寸，使得微系統(tǒng)體體積顯著減小。同時(shí)，這種尺寸的減小也縮短了功能模塊之間的互連長度，提系統(tǒng)的性能，為實(shí)現(xiàn)更高的功能密度和性能需求提供了物理基礎(chǔ)。而在這之中，電子原件——芯片的尺寸又很大程度上決定了整個(gè)系統(tǒng)的尺寸，所以芯片的高封裝技術(shù)就成為了其中的一項(xiàng)關(guān)鍵技術(shù)。

度封裝技術(shù)的發(fā)展背景摩爾定律[5]（如圖 1.2 所示）以及 2011 年國際半導(dǎo)體協(xié)會(huì)發(fā)布的（InternationalTechnologyRoadmapforSemiconductors，ITRS），，芯斷減小[6]。至 2020 年，其尺寸將減小至 10 nm 以下。與此同時(shí)，端口（Input/Output,I/O）數(shù)目和密度卻不斷增加，這就要求的芯片增加。從芯片電子封裝的發(fā)展歷史可以看出，傳統(tǒng)的電子封裝技術(shù)件的尺寸手段來提高芯片的集成度。然而隨著芯片特征尺寸的減望的納米級(jí)電子器件仍處于實(shí)驗(yàn)室研究階段，這一傳統(tǒng)的集成方方向上的應(yīng)用極限[7]。目前，這一問題的主要解決途徑包括：（1）尺寸來增加 IC 的功能密度；（2）采用先進(jìn)的 IC 封裝和集成技術(shù)裝芯片（Flip-chip）、多芯片模組（Multi-ChipModule，MCM）、芯cale-Package，CSP）、系統(tǒng)級(jí)封裝（System-In-Package，SIP），以及。如今，在 2D 模式下的 IC 功能密度和先進(jìn)封裝集成技術(shù)水平已下，只有充分利用 3D 空間，下一代芯片技術(shù)才能滿足持續(xù)增長的從而延續(xù)摩爾定律。
【學(xué)位授予單位】：上海交通大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TN405

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 于鯤;梁彤祥;郭文利;;倒裝片可修復(fù)底部填充材料的研究現(xiàn)狀及發(fā)展[J];半導(dǎo)體技術(shù);2008年06期

本文編號(hào)：2627739