Polar碼CA-SCL譯碼算法的FPGA實(shí)現(xiàn)
發(fā)布時(shí)間:2020-04-14 10:06
【摘要】:Polar碼是基于信道極化現(xiàn)象構(gòu)造的一種糾錯(cuò)編碼,對(duì)任意的二進(jìn)制輸入離散無(wú)記憶信道(Binary-input Discrete Memoryless Channel,BDMC)都是信道容量可達(dá)的。由于自身的顯著特性,Polar碼被選為了5G增強(qiáng)移動(dòng)寬帶場(chǎng)景控制信道的編碼方案。盡管目前已經(jīng)出現(xiàn)了大量針對(duì)Polar碼的研究,但是其中大多都還停留在Polar碼的理論研究,針對(duì)其實(shí)際應(yīng)用尤其是硬件實(shí)現(xiàn)的研究卻不多。因此本文從編碼構(gòu)造、譯碼算法和硬件實(shí)現(xiàn)三個(gè)方面對(duì)Polar碼進(jìn)行了深入研究。根據(jù)信道情況準(zhǔn)確構(gòu)造Polar碼是保證其性能的關(guān)鍵。本文首先使用了高斯近似和簡(jiǎn)化的巴氏參數(shù)方法構(gòu)造Polar碼,然后提出了一種基于信道的Polar碼自適應(yīng)構(gòu)造方法,此方法可優(yōu)化Polar碼的構(gòu)造,使其性能盡可能得到發(fā)揮。其次本文對(duì)Polar碼的SC、SCL和CA-SCL譯碼算法進(jìn)行了研究,搭建了Polar碼的算法仿真系統(tǒng),仿真驗(yàn)證并對(duì)比了不同譯碼算法的性能。串行消除(SuccessiveCancellation,SC)譯碼算法有低復(fù)雜度的優(yōu)勢(shì),但在短碼時(shí)性能并不佳。基于SC算法改進(jìn)的列表串行消除(Successive-Cancellation List,SCL)算法保留多個(gè)譯碼路徑,提高了譯碼算法的容錯(cuò)率,也提升了Polar碼的性能。而基于CRC輔助的SCL(CRC-Asistant SCL,CA-SCL)算法改進(jìn)了路徑挑選準(zhǔn)則,進(jìn)一步提升了性能,并且已經(jīng)達(dá)到了比LDPC(Low Density Parity Check)碼更好的優(yōu)異性能。然后本文重點(diǎn)研究了Polar碼譯碼器的硬件實(shí)現(xiàn)。SC算法是Polar碼的核心譯碼算法,是SCL和CA-SCL算法的基礎(chǔ)。SC算法的遞歸結(jié)構(gòu)使其非常適合硬件實(shí)現(xiàn),因此本文著重研究了SC算法的幾種硬件架構(gòu),包括FFT型架構(gòu)、樹(shù)型架構(gòu)、線型架構(gòu)和矢量交疊架構(gòu)。樹(shù)型架構(gòu)和線型架構(gòu)通過(guò)硬件資源復(fù)用降低了硬件復(fù)雜度,而矢量交疊架構(gòu)利用空閑處理單元并行處理多個(gè)碼元矢量,提高了譯碼器的吞吐量。另外本文提到了一種基于半并行處理方式的硬件架構(gòu)思路,以很小的譯碼器吞吐量為代價(jià),即可實(shí)現(xiàn)譯碼器譯碼碼長(zhǎng)可變。最后本文以樹(shù)型架構(gòu)為基礎(chǔ),完成了CA-SCL譯碼器的FPGA(Field-Programmable Gate Array)架構(gòu)設(shè)計(jì),詳細(xì)介紹了譯碼器各部分具體的硬件實(shí)現(xiàn)方案,并完成了CA-SCL譯碼器的FPGA實(shí)現(xiàn)。
【圖文】:
長(zhǎng)度為 1024bits,采用第二章中提到的高斯近似方法挑選極化信道得到集合 A,固定比特全部設(shè)置為 0。采用本節(jié)設(shè)計(jì)實(shí)現(xiàn)的 SC 譯碼器,仿真得到其高斯信道下譯碼性能圖如圖 3- 3 所示。圖 3- 3 SC 算法仿真性能圖從圖 3- 3 中可看出,Polar 碼在同等碼長(zhǎng)和碼率的情況下,采用 SC 譯碼器譯碼時(shí)的 Polar 碼的性能并不比 LDPC 碼好。而從 SC 譯碼算法原理也可以容易看到其缺點(diǎn)所在,SC 譯碼算法由于是順序譯碼,每一個(gè)譯碼碼元都依賴于前面
情況進(jìn)行了仿真驗(yàn)證,得到 SCL 算法的仿真性能圖如圖所示圖 3- 6 SCL 算法仿真性能從圖 3- 6 仿真結(jié)果可以看到 SCL 譯碼器的性能相對(duì)于 SC 譯碼器有明顯提升,且 L 4時(shí),增大L值對(duì)性能的提升效果最明顯。但是隨著 的越來(lái)越大,,性能提升的效果越來(lái)越小。觀察到 L 32時(shí)的 SCL 譯碼器的性能相對(duì)于 L 16時(shí)已無(wú)明顯提升,此時(shí)再增大L的值,對(duì)譯碼性能提升不大,反而會(huì)大大增加譯碼的復(fù)雜度。SCL 算法相對(duì) SC 算法在0/ 2bE N dB時(shí)獲得的性能增益最大,隨著0/bE N 的提高,不同 L 值的 SCL 譯碼器性能趨于一致。SCL 算法彌補(bǔ)了 Polar 碼 SC 譯碼時(shí)與極大似然譯碼性能上的差距
【學(xué)位授予單位】:電子科技大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2018
【分類號(hào)】:TN791
本文編號(hào):2627182
【圖文】:
長(zhǎng)度為 1024bits,采用第二章中提到的高斯近似方法挑選極化信道得到集合 A,固定比特全部設(shè)置為 0。采用本節(jié)設(shè)計(jì)實(shí)現(xiàn)的 SC 譯碼器,仿真得到其高斯信道下譯碼性能圖如圖 3- 3 所示。圖 3- 3 SC 算法仿真性能圖從圖 3- 3 中可看出,Polar 碼在同等碼長(zhǎng)和碼率的情況下,采用 SC 譯碼器譯碼時(shí)的 Polar 碼的性能并不比 LDPC 碼好。而從 SC 譯碼算法原理也可以容易看到其缺點(diǎn)所在,SC 譯碼算法由于是順序譯碼,每一個(gè)譯碼碼元都依賴于前面
情況進(jìn)行了仿真驗(yàn)證,得到 SCL 算法的仿真性能圖如圖所示圖 3- 6 SCL 算法仿真性能從圖 3- 6 仿真結(jié)果可以看到 SCL 譯碼器的性能相對(duì)于 SC 譯碼器有明顯提升,且 L 4時(shí),增大L值對(duì)性能的提升效果最明顯。但是隨著 的越來(lái)越大,,性能提升的效果越來(lái)越小。觀察到 L 32時(shí)的 SCL 譯碼器的性能相對(duì)于 L 16時(shí)已無(wú)明顯提升,此時(shí)再增大L的值,對(duì)譯碼性能提升不大,反而會(huì)大大增加譯碼的復(fù)雜度。SCL 算法相對(duì) SC 算法在0/ 2bE N dB時(shí)獲得的性能增益最大,隨著0/bE N 的提高,不同 L 值的 SCL 譯碼器性能趨于一致。SCL 算法彌補(bǔ)了 Polar 碼 SC 譯碼時(shí)與極大似然譯碼性能上的差距
【學(xué)位授予單位】:電子科技大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2018
【分類號(hào)】:TN791
【參考文獻(xiàn)】
相關(guān)期刊論文 前1條
1 舒長(zhǎng)青;沙金;;極化碼編碼器的硬件實(shí)現(xiàn)[J];電視技術(shù);2014年13期
相關(guān)博士學(xué)位論文 前2條
1 樊婷婷;Polar碼的若干關(guān)鍵技術(shù)研究[D];北京交通大學(xué);2016年
2 陳凱;極化編碼理論與實(shí)用方案研究[D];北京郵電大學(xué);2014年
相關(guān)碩士學(xué)位論文 前6條
1 宋雷;極化碼SC譯碼算法研究[D];哈爾濱工業(yè)大學(xué);2015年
2 劉星;極化碼的譯碼算法研究及實(shí)現(xiàn)[D];南京大學(xué);2015年
3 舒長(zhǎng)青;LDPC碼與Polar碼的實(shí)現(xiàn)相關(guān)研究[D];南京大學(xué);2014年
4 李超;Polar Codes編譯碼算法研究及應(yīng)用[D];電子科技大學(xué);2013年
5 陸婷婷;極化碼的編解碼研究及仿真[D];南京理工大學(xué);2013年
6 孫葉;基于SC算法的Polar碼譯碼性能研究[D];西安電子科技大學(xué);2013年
本文編號(hào):2627182
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2627182.html
最近更新
教材專著