【摘要】：自半導(dǎo)體晶體管發(fā)明至今,硅基場效應(yīng)晶體管的尺寸不斷減小,帶來器件速度與集成度的巨大提升。硅基器件技術(shù)在90nm技術(shù)節(jié)點之后面臨的挑戰(zhàn)越來越多,新材料新工藝的使用才保證滿足器件在過去十幾年依然能延續(xù)其尺寸不斷減小的需求。以摩爾定律為指導(dǎo)的半導(dǎo)體產(chǎn)業(yè)已經(jīng)進(jìn)入了亞10nm技術(shù)節(jié)點。根據(jù)國際半導(dǎo)體器件線路圖(The International Technology Roadmap for Semiconductors,ITRS)提供的亞7nm半導(dǎo)體器件互補(bǔ)金屬氧化物半導(dǎo)體(complementary metal-oxide-semiconductor,CMOS)技術(shù)顯示,后硅時代的新溝道材料成為延續(xù)摩爾定律的重要手段。理論計算表明減薄溝道厚度是器件尺寸繼續(xù)減小的基礎(chǔ)�；诓牧狭孔酉拗菩�(yīng),傳統(tǒng)的三維體材料很難將厚度降低至5nm以下。而二維半導(dǎo)體材料其本征低于1nm的超薄體厚度使得其在未來器件應(yīng)用中展現(xiàn)出了巨大潛力。以層狀二硫化鉬(MoS_2)為代表的二維過渡金屬硫化物(Transition-metal dichalcogenides,TMDCs)是最重要的二維半導(dǎo)體材料之一。其具備超薄的體厚度,合適的禁帶寬度以及可觀的室溫載流子遷移率使其在未來電子與光電子器件中表現(xiàn)出了極大應(yīng)用潛質(zhì)。然而目前基于MoS_2的電子器件普遍存在輸運(yùn)機(jī)制不明確、遷移率過低、非本征散射過高等諸多問題。同時由于器件工藝限制,目前的報道的MoS_2器件還存在驅(qū)動電壓過高,功耗較大的問題。眾多問題的存在嚴(yán)重制約了該材料的應(yīng)用。針對器件在性能和功耗上的諸多問題,我們開展了相應(yīng)研究工作,系統(tǒng)分析了 MoS_2器件的載流子傳輸機(jī)制。基于理論分析,結(jié)合前期對材料缺陷的研究進(jìn)行了系統(tǒng)化界面優(yōu)化,實現(xiàn)了目前最高的室溫單層MoS_2遷移率,同時結(jié)合新機(jī)理的負(fù)電容晶體管實現(xiàn)了突破室溫極限的sub-60mV/dec的超低亞閾值擺幅的低功耗硫化鉬器件。其主要的研究內(nèi)容如下:通過對MoS_2中載流子輸運(yùn)的散射機(jī)制進(jìn)行系統(tǒng)分析,總結(jié)出其載流子散射主要包括本征聲子散射、遠(yuǎn)程聲子散射、庫倫雜質(zhì)散射、缺陷的彈性散射等主要方面,同時,其導(dǎo)帶載流子數(shù)目還受制于缺陷態(tài)的陷阱效應(yīng)。綜合如上因素,我們給出了系統(tǒng)的器件輸運(yùn)模型并用其擬合分析了大部分目前報道的高性能MoS_2器件,提取并分析器件微觀參數(shù),并結(jié)合實驗給出了器件性能提高的主要技術(shù)手段以及優(yōu)化方向。基于理論分析與對目前實驗結(jié)果的擬合,我們發(fā)現(xiàn)目前器件性能過低主要源自界面處的庫倫雜質(zhì)散射,因此我們致力于減少界面庫倫雜質(zhì)抑制庫侖勢強(qiáng)度以實現(xiàn)對器件性能的提升,我們使用MPS-SAM鈍化氧化物界面,減少雜質(zhì)數(shù)目,通過結(jié)合高介電常數(shù)襯底與高載流子對庫倫雜質(zhì)的屏蔽效應(yīng)以及缺陷修復(fù)的手段,我們實現(xiàn)了室溫下高達(dá)150cm~2/Vs的單層硫化鉬晶體管,通過分析其輸運(yùn)數(shù)據(jù)發(fā)現(xiàn),其載流子傳輸已進(jìn)入聲子主導(dǎo)的傳輸階段。為了解決器件在短溝道時SS退化導(dǎo)致性能下降,我們研究了鐵電的HfZrOx為介電層,以AlOx為電容匹配層制備了背柵極的鐵電負(fù)電容晶體管,期望通過材料本身的負(fù)電容效應(yīng)將器件亞閾值斜率將至傳統(tǒng)器件理論極限之下,為未來器件展示新的應(yīng)用潛力。我們對ALD沉積的HZO進(jìn)行了仔細(xì)表征確保了 HZO層為均一的鐵電材料,同時使用脈沖測試觀測到了其本征的負(fù)電容特性。進(jìn)一步我們對比研究了 MoS_2溝道的PCFET和NCFET器件的性能參數(shù),發(fā)現(xiàn)NCFET器件在降低SS同時有效提高器件的絕對電流以及跨導(dǎo),抑制關(guān)電流和柵極電流,降低工作電壓,可以實現(xiàn)真正意義上高性能低功耗器件。我們研究了不同厚度的匹配電容層厚度對器件性能的影響以及不同鐵電層厚度的影響。發(fā)現(xiàn)降低AlOx厚度可以有效降低SS并不會引入嚴(yán)重的回滯。在匹配層電容厚度降低至～2nm時,我們結(jié)合理論分析計算了 MoS_2 NCFET中無回滯的穩(wěn)定狀態(tài)需要滿足HZO厚度低于28.6nm的本征值,并以實驗進(jìn)行驗證。我們發(fā)現(xiàn)20nmHZO與2nm氧化鋁為MoS_2的較優(yōu)化的器件參數(shù)。
【圖文】：

言與預(yù)言終結(jié)逡逑爾公司的聯(lián)合創(chuàng)始人Ｇｏｒｄｏｎ邋Ｍｏｏｒｅ博士早在１９６５－１９７５年間連續(xù)預(yù)測了半導(dǎo)體器件工藝以及集成電路在未來的發(fā)展趨勢［１，，２］。出主導(dǎo)當(dāng)前信息技術(shù)時代的基石般的準(zhǔn)則“摩爾定律（Ｍｏｏｒｅ’ｓ邋Ｌａｗ）電路可容納的晶體管數(shù)目，約每隔兩年便會增加一倍。這意味芯片提升［４］。指數(shù)般的增長造就了自１９７０ｓ以來器件與電路的高速發(fā)展，高性能計算機(jī)、高速互聯(lián)網(wǎng)、智能手機(jī)以及更多智能技術(shù)的技術(shù)前提切技術(shù)發(fā)展并非一個偶然現(xiàn)象：芯片制造商刻意將集成度靠攏摩爾同時的軟件廠商通過提高軟件以及系統(tǒng)的功能進(jìn)一步壓榨新芯片的一到兩年內(nèi)便需要更好性能的硬件產(chǎn)品以滿足需求，進(jìn)而，制造商下一代工藝芯片［６，邋７］。這樣一個自我加強(qiáng)的循環(huán)使得器件工藝發(fā)指數(shù)特性，然而，進(jìn)化論告訴我們所有指數(shù)形式的增長都會迎來終結(jié)１邋Ｅ－０３、？0ｎ

的機(jī)會與可能性［１９］。逡逑１逡逑從圖１４可以看出，在過去幾十年的器件發(fā)展歷程中，傳統(tǒng)器件已經(jīng)經(jīng)歷了逡逑材料創(chuàng)新，器件結(jié)構(gòu)創(chuàng)新等眾多技術(shù)創(chuàng)新時代。逡逑表１－１中列出了邋ＩＴＲＳ對未來一段時間包括中期（２０１８），長期Ｃ２０２６）的逡逑器件性能需求。實際上，為了滿足未來幾十年時間基于丨ＴＲＳ以及丨ＲＤＳ為了延逡逑續(xù)器件性能的提升的需求，研究人員在過去一直致力于新的技術(shù)手段的研發(fā)，逡逑這些手段從軟件到硬件涉及與半導(dǎo)體以及集成電路的各行業(yè)，在未來我們可能需逡逑９逡逑
【學(xué)位授予單位】：南京大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2018
【分類號】：TN32

【參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 李衛(wèi)勝;周健;王瀚宸;汪樹賢;于志浩;黎松林;施毅;王欣然;;二維半導(dǎo)體過渡金屬硫化物的邏輯集成器件[J];物理學(xué)報;2017年21期

2 郭新軍;;國際半導(dǎo)體技術(shù)發(fā)展路線圖(ITRS)2012版綜述(1)[J];中國集成電路;2013年11期

本文編號：2595780