發(fā)布時間：2020-03-22 06:55

【摘要】：電壓全控型MOS柵控功率器件具有輸入阻抗高、驅(qū)動電路簡單等優(yōu)點,是電源轉(zhuǎn)換、驅(qū)動、控制等系統(tǒng)的核心元器件,且占據(jù)了分立器件最大的市場份額。MOS柵控功率器件設計的關鍵目標是要實現(xiàn)低損耗、高壓及高功率密度。在中低功率應用領域,功率LDMOS(Lateral Double-diffusion Metal-Oxide-Semiconductor)作為智能功率集成電路的核心器件,其擊穿電壓(Breakdown Voltage,BV)與比導通電阻(Specific On-Resistance,R_(on,sp))之間存在R_(on,sp)∝BV ~(2.5)的“硅極限”矛盾關系。常用的RESURF技術(shù)與超結(jié)技術(shù)均在漂移區(qū)內(nèi)引入P型區(qū)以輔助耗盡漂移區(qū)而提高漂移區(qū)摻雜濃度(N_d),實現(xiàn)高BV的同時降低了R_(on,sp);但R_(on,sp)仍然取決于N_d,而且附加引入的P型區(qū)導通狀態(tài)下還會占據(jù)部分漂移區(qū)導電路徑,不利于進一步降低R_(on,sp)。在中高功率應用領域,IGBT(Insulator Gate Bipolar Transistor)作為能源變換與傳輸電力電子裝置的核心器件,其電導調(diào)制效應是把雙刃劍,在降低導通壓降(On-state voltage drop,V_(on))的同時也會增大關斷損耗(Turning off energy loss,E_(off))。本文針對高壓低損耗MOS柵控功率器件中存在的基礎問題,從電流輸運模式與新結(jié)構(gòu)方面出發(fā)進行了如下創(chuàng)新研究。1、強電導高壓薄SOI LDMOS新結(jié)構(gòu)研究針對薄SOI(Silicon on Insulator)LDMOS源端“熱點”問題以及BV與R_(on,sp)之間的“硅極限”矛盾關系,本文提出具有積累型電流輸運模式的AEG(Accumulation-mode Extended Gate)SOI LDMOS和具有電導增強模式的JFP(Junction Field Plate)SOI LDMOS兩種新結(jié)構(gòu)。阻斷狀態(tài)下,位于漂移區(qū)上方的AEG結(jié)構(gòu)與JFP結(jié)構(gòu)都能輔助耗盡漂移區(qū)以提高N_d,但卻不占用漂移區(qū)導電路徑,從而大幅降低R_(on,sp);導通狀態(tài)下,AEG結(jié)構(gòu)還在漂移區(qū)表面形成高濃度的電子積累層,構(gòu)建了積累型電流輸運通道,使得AEG SOI LDMOS的R_(on,sp)進一步降低,這不僅消除了導通時漂移區(qū)源端的“熱點”問題,也緩解了R_(on,sp)對漂移區(qū)摻雜濃度N_d的強依賴程度。與常規(guī)VLD SOI LDMOS相比,AEG SOI LDMOS與JFP SOI LDMOS的R_(on,sp)分別降低了65%與36%,FOM優(yōu)值(Figure of merit,FOM=BV ~2/R_(on,sp))分別提高了223%與82%。在功率密度相同的導通狀態(tài)下,VLD SOI LDMOS表面溫差達到?T=78K,JFP SOI LDMOS表面溫差降低到?T=26K,而AEG SOI LDMOS獲得了均勻的表面溫度分布(?T=1K)。2、電導增強型高壓體硅LDMOS新結(jié)構(gòu)研究針對體硅高壓LDMOS器件的“硅極限”矛盾關系,本文在體硅上分別提出了JFP NFL LDMOS與AEG NFL LDMOS兩種電導增強型高壓器件新結(jié)構(gòu)。新結(jié)構(gòu)保留了JFP結(jié)構(gòu)與AEG結(jié)構(gòu)在降低R_(on,sp)方面的優(yōu)勢,并在P型襯底內(nèi)引入高濃度N型埋層(N+Floating Layer,NFL)。結(jié)合線性摻雜的AEG/JFP結(jié)構(gòu)對器件表面電場的調(diào)制作用與NFL層對器件體內(nèi)等勢線的優(yōu)化分布作用,JFP NFL LDMOS與AEG NFL LDMOS實現(xiàn)了高BV值,并獲得更優(yōu)的BV與R_(on,sp)折中關系。與常規(guī)體硅LDMOS相比,AEG NFL LDMOS與JFP NFL LDMOS的BV都提高了60%以上,R_(on,sp)分別降低了67.1%與47.3%。同時,本文還實驗驗證了JFP結(jié)構(gòu)與AEG結(jié)構(gòu)、體內(nèi)NFL層改善器件BV與R_(on,sp)的工作機理,實驗結(jié)果證明了AEG結(jié)構(gòu)引入的積累型電流輸運模式的可行性與先進性。3、高速低損耗CTG RC-IGBT新結(jié)構(gòu)研究針對逆導型(Reverse Conducting,RC)IGBT器件E_(off)與V_(on)之間的矛盾制約關系以及snapback現(xiàn)象,本文提出了一種1200V級具有集電極槽型控制柵(controllable trench gate,CTG)的高速低損耗RC-IGBT,新器件實現(xiàn)了低的雙向?qū)▔航蹬c類似單極MOS器件的快速關斷。通過控制集電極與CTG之間的柵壓V_(RC),正向?qū)〞r,CTG槽周圍形成高濃度空穴反型層,不僅允許新器件在小元胞尺寸下即可消除snapback現(xiàn)象,還等效增加P+collector面積以獲得低的正向V_(on);反向?qū)〞rCTG槽周圍形成高濃度電子積累層,等效增大N+collector面積以獲得低的反向V_(on);阻斷狀態(tài)下,CTG槽與其周圍形成的電子積累層作為等效N-buffer層,保證器件能承受反向高壓;關斷過程中,提前翻轉(zhuǎn)柵壓V_(RC)電位,使得P+collector與N+collector通過CTG槽周圍的電子積累層實現(xiàn)電位短接,進而P+collector提前停止向漂移區(qū)內(nèi)注入空穴,以減少器件關斷過程中需要抽取的電子空穴對數(shù)目,最終實現(xiàn)類似單極MOS器件的無拖尾電流及快速關斷效果,大幅降低E_(off)。與常規(guī)RC-IGBT相比,相同V_(on)值下新結(jié)構(gòu)CTG RC-IGBT的E_(off)值降低了74%,而相同E_(off)值下新結(jié)構(gòu)CTG RC-IGBT的V_(on)值降低了34%。(相關研究結(jié)果發(fā)表于IEEE EDL,2018,39(2):252-255)4、可集成高速低損耗MCSA LIEGT新結(jié)構(gòu)研究本文還提出了一種600V級可集成MOS柵控短路陽極LIEGT新結(jié)構(gòu),新結(jié)構(gòu)緩解了E_(off)與V_(on)之間的制約關系并抑制snapback現(xiàn)象。通過控制陽極與ATG(Anode Trench Gate)槽柵之間的柵壓V_(AC),正向?qū)〞r,ATG槽柵關斷,新結(jié)構(gòu)N+anode被完全屏蔽,因而導通時沒有snapback現(xiàn)象;阻斷狀態(tài)時,ATG槽柵開啟,N+anode通過開啟的ATG槽柵溝道與N-buffer層實現(xiàn)電位短接,使得新結(jié)構(gòu)實現(xiàn)單極MOS器件耐壓機制,緩解了高BV與低V_(on)對P+anode區(qū)摻雜濃度需求的矛盾關系;關斷過程中,提前開啟ATG槽柵,使得P+anode與N+anode、N-buffer通過開啟的ATG槽柵溝道實現(xiàn)短接,進而P+anode將提前停止向漂移區(qū)內(nèi)注入空穴,以減少器件關斷過程中需要抽取的電子空穴對數(shù)目,最終實現(xiàn)類似單極MOS器件的無拖尾電流及快速關斷效果,大幅降低E_(off)。與常規(guī)LIEGT相比,在相同V_(on)下MCSA LIEGT的E_(off)降低了88%。
【圖文】：

圖 1-1 功率半導體器件是電能轉(zhuǎn)換的基礎與核心隨著綠色環(huán)保節(jié)能概念在國際間的確立與推廣，作為消費、工業(yè)及國防領域中電源、驅(qū)動、控制等芯片的核心元器件，功率半導體器件是實現(xiàn)節(jié)能減排的和關鍵環(huán)節(jié)。據(jù)國際知名 HISISuppliResearch 機構(gòu)年度調(diào)研報告數(shù)據(jù)顯示，全率半導體市場在 2011 年達到了 331 億美元，同比 2010 年繼續(xù)增長 6.7%。我全球功率半導體最大、增長速度最快的市場（如在智能電網(wǎng)、高鐵、新能源汽域），但高性能功率器件卻嚴重依賴進口；《國家中長期科學與技術(shù)發(fā)展規(guī)劃》、《國家集成電路產(chǎn)業(yè)發(fā)展推進綱要》都將功率半導體器件列為未來 5~15 年點技術(shù)領域之一[2-3]。作為電壓控制型器件，MOS 柵控功率器件具有輸入阻抗高、開啟速度快、電路簡單以及驅(qū)動功率小的優(yōu)點，是交流-直流電源轉(zhuǎn)換以及功率驅(qū)動等芯片心元器件，且占據(jù)了分立器件最大的市場份額[4-12]。其中，最典型的兩類 M控高壓功率器件是功率 MOSFET 器件與 IGBT 器件；前者主要用于中低功率，后者則主要用于中高功率領域。高壓低損耗的 MOS 柵控功率器件是實現(xiàn)電

導通狀態(tài)下，槽柵、SiO2介質(zhì)槽與襯底共同對漂移區(qū)多維度的輔助耗盡機制能大幅提高漂移區(qū)摻雜濃度 Nd，而且槽柵側(cè)壁會形成高濃度的電子積累層，二者共同作用使得器件Ron,sp顯著降低。與體硅DTLDMOS相比較，DTSOILDMOS由于 SOI 材料的特殊性還具有如下優(yōu)勢：首先，漏區(qū)和槽柵分別位于器件的中心和周邊附近區(qū)域，高電勢終止于槽柵，介質(zhì)隔離槽包圍低壓控制 IC 進而隔離了高、低壓區(qū)域；而槽柵周圍做成淺 P+區(qū)域并將其接地，作為旁路電容，，可以避免噪聲干擾，因此 DTSOILDMOS 更易與低壓控制 IC 實現(xiàn)集成。其次，延伸至埋氧層的槽柵，有效避免體硅 DTLDMOS 槽柵末端由于電場集中造成的提前擊穿問題；而且其輔助耗盡作用增強可獲得更高的 Nd，并形成更長距離的電子積累層優(yōu)化體內(nèi)電流分布，進一步降低器件 Ron,sp。在半元胞寬度尺寸為 6.5 m，ts=7.5 m 時，體硅 DT LDMOS 實現(xiàn)了 Ron,sp= 7m cm2且 BV = 250V，DT SOI LDMOS (對應 tI=1.5 m 時)獲得了 Ron,sp=3.3m cm2且 BV=233V，二者較對應的體硅與 SOI 基常規(guī)LDMOS 的 Ron,sp都有大幅的降低。2012 年文獻[64]與[65]分別在體硅與 SOI 基 DTLDMOS 漂移區(qū)中 SiO2介質(zhì)槽中再引入另外一個槽柵結(jié)構(gòu)，進一步加強了槽結(jié)構(gòu)對漂移區(qū)的輔助耗盡作用和槽柵側(cè)壁的積累效果。
【學位授予單位】：電子科技大學
【學位級別】：博士
【學位授予年份】：2018
【分類號】：TN386

【參考文獻】

相關期刊論文 前3條

1 張波;功率半導體技術(shù)的發(fā)展浪起潮涌[J];世界產(chǎn)品與技術(shù);2002年02期

2 張波;提高器件耐壓的非均勻氧化層場板技術(shù)[J];半導體技術(shù);1988年04期

3 陳星弼;p-n+結(jié)有場板時表面電場分布的簡單表示式[J];電子學報;1986年01期

本文編號：2594682