【摘要】：模數轉換器(ADC)是溝通模擬信號和數字信號的橋梁,大量應用在通信、雷達、數字測量、醫(yī)療影像和無線基站接收系統(tǒng)中。折疊內插ADC具有速度快、面積小、易于兼容數字工藝等優(yōu)勢,為超高速、中等分辨率的應用提供了最佳的電路設計方案。因此,本論文主要針對折疊內插ADC中的采樣保持電路(THA)、折疊放大器、內插電路、比較器和編碼器,運用Simulink軟件分別建立了行為級模型,對電路的性能指標進行折衷設計。采樣保持電路模塊作為ADC的最前端模塊,由采樣開關和保持電容引入的非理想因素將不可逆地影響整個模數轉換器的性能指標。在THA的行為級建模過程中,考慮了電荷注入效應、保持電容放電、輸入饋通、開關熱噪聲、轉換速率、孔徑時間和失調電壓等非理想效應,并且結合上述非理想因素的特點、數學模型以及輸入輸出特性,構建了一個完整的ADC中前端THA模塊的Simulink模型。行為級時域仿真初步表明該模型能夠實現采樣-保持的基本功能,運用2048個點的FFT分析得到了THA電路的頻譜圖以及性能指標,并對THA中的非理想因素對采保電路性能的影響進行了仿真分析,指導了電路級設計。最后,通過與電路級仿真測試結果的對比,驗證了采樣保持電路行為級模型的精確性和有效性。之后,對折疊內插ADC中折疊放大器、內插電路、過零比較器以及編碼器分別建立了行為級Simulink模型,并針對折疊放大器中輸入失調、非線性增益、增益失配和限制性帶寬等非理想因素,以及內插增益誤差、比較器失調進行了建模,對模數轉換電路的性能指標進行了折衷設計。根據行為級模型的仿真結果,對電路中的非理想效應進行了分析討論,確定了設計指標要求下,電路級設計的電路參數,指導并改進了ADC的電路設計。行為級仿真結果表明,6位折疊內插ADC在3 Gsps采樣速率下,有效位數(ENOB)達到了5.64 bit,微分非線性(DNL)和積分非線性誤差(INL)分別為0.2 LSB和0.41 LSB,無雜散動態(tài)范圍(SFDR)為45.42 dB,信噪失真比(SNDR)達到了35.74 dB。最后,采用1 μm GaAs HBT工藝對折疊內插ADC進行了流片和測試,樣片測試結果表明,該ADC的芯片面積為4.32mm×3.66mm,ENOB為5.53 bit,DNL和INL分別為0.36 LSB和0.48 LSB,SFDR為40.92 dB,在6 V單電源電壓供電下,ADC芯片所消耗的功耗為5.43 w。通過將折疊內插ADC的行為級仿真結果與樣片測試結果進行對比,可以看到行為級仿真結果與樣片測試結果基本一致,從而驗證了所建立行為級模型的準確性和有效性。本論文的研究對ADC的行為級建模方法以及指導電路級設計具有一定的意義和價值。
【圖文】：

己經研發(fā)出了不同種類的模數轉換器，在所有ＡＤＣ類型中，由于ＤＳＰ處理速度的＾逡逑飛速提升，超高速ＡＤＣ的需求相應不斷提高，成為業(yè)界的研究熱點。圖１．１給出了：逡逑分辨率４－８位的中等分辨率超高速（〉２邋Ｇｓｐｓ）邋ＡＤＣ在高速通信和雷達，高速測量，逡逑ＣＣＤ成像，高速存儲等領域的應用實例。因此，研究設計具有使用價值的超高速逡逑ＡＤＣ對高速通信，，高速測量，國防等領域具有重要意義。逡逑ＭｉＭ逡逑笠巧邐電琪Ｗ的解巧巧邐巧巧巧n,巧逡逑巧字巧試巧備邐成值系巧邐巧抵巧動器逡逑圖１．１高速ＡＤＣ的應用逡逑目前常見的超高速ＡＤＣ所使用的制造工藝主要有四種：ＣＭＯＳ工藝、ＧａＡｓ逡逑ＨＢＴ、ＩｎＰＨＢＴｔＵ及ＳｉＧｅＨＢＴ。和ＣＭＯＳ工藝相比，由于異質結雙極型晶體管逡逑（ＨＢＴ）的禁帶寬度更大Ｗ及更高的電子遷移率，因此ＨＢＴ的截止頻率知很高，更逡逑適用于超高速集成電路設計［１－３］。而且ＧａＡｓ半絕緣襯底使得器件和互連之間的絕逡逑１逡逑

逡逑參數逡逑于表示其模擬輸入的位數，或者是Ｄ數［１８］。分辨率和參考電壓共同決定稱作量化臺階。逡逑（ＤＮＬ）誤差逡逑的是模數轉換器的實際轉換階梯寬度相鄰連續(xù)碼轉換點間的差值，通過最最大偏差［１９］，其表征單位為ＬＳＢ。理是均勻的。但實際ＡＤＣ由于非線性Ｄｏｕｔ邋？－■■巧想曲線邐巧原曲線逡逑邐邐邐邐邐邐
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN792

【相似文獻】

相關期刊論文 前10條

1 陳世s

本文編號：2553910