發(fā)布時(shí)間：2019-10-30 17:51

【摘要】：現(xiàn)代通信系統(tǒng)中數(shù)模混合信號(hào)芯片(ADC、DAC、PLL等)占據(jù)著非常重要的位置,隨著通信系統(tǒng)不斷提升的帶寬和越來越高的頻率需求,高速ADC/DAC也朝著高速高精度的方向發(fā)展,這對(duì)芯片的測試也提出了更高的要求,大大增加了技術(shù)難度。由于各個(gè)廠商ADC/DAC芯片的接口協(xié)議與電平都有一定的差異,同時(shí)芯片需要靜態(tài)和動(dòng)態(tài)多種性能參數(shù)的測試,這些對(duì)于設(shè)計(jì)一個(gè)通用測試系統(tǒng)來說并不容易。本文主要討論測試系統(tǒng)針對(duì)高速ADC芯片測試方面的設(shè)計(jì),對(duì)于DAC、PLL等芯片其測試模塊由于篇幅限制,本文不做討論。本文首先介紹了測試系統(tǒng)的硬件模塊,分為測試基板和測試子板,測試基板使用virtex-7系列FPGA作為主芯片,子板和基板之間使用FMC標(biāo)準(zhǔn)接口相互連接。邏輯設(shè)計(jì)分為高速數(shù)據(jù)傳輸模塊和Microblaze控制模塊。高速模塊主要負(fù)責(zé)數(shù)據(jù)接收、格式轉(zhuǎn)換和高速收發(fā)器配置模塊�？刂颇K以FPGA內(nèi)嵌的Microblaze軟核為核心,AXI4總線作為嵌入式系統(tǒng)總線架構(gòu)。利用vivado中的IP集成器工具完成控制模塊邏輯平臺(tái)設(shè)計(jì),最后利用xilinx提供的API庫函數(shù)完成驅(qū)動(dòng)層設(shè)計(jì)。測試系統(tǒng)通過網(wǎng)口與PC機(jī)通信,上位機(jī)軟件接收網(wǎng)口傳輸?shù)臄?shù)據(jù)完成各類動(dòng)態(tài)參數(shù)的計(jì)算并輸出結(jié)果。本文選用的待測芯片為16位125MHz的ADC芯片,在采樣頻率為125MHz,分別輸入三組信號(hào)(10.1MHz,30.1Mhz,70.1Mhz)時(shí),該測試系統(tǒng)測試結(jié)果滿足數(shù)據(jù)手冊規(guī)定的誤差范圍。
【學(xué)位授予單位】：中北大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類號(hào)】：TN407

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 韓進(jìn);張覽;劉鍇;;基于FPGA的DDR3 SDRAM控制器設(shè)計(jì)及實(shí)現(xiàn)[J];大眾科技;2016年10期

2 王紅兵;強(qiáng)景;周珍龍;;基于FPGA的高速數(shù)據(jù)傳輸研究[J];電子產(chǎn)品世界;2016年09期

3 胡志東;韓曉明;馬瑞;;MicroBlaze嵌入式技術(shù)在雷達(dá)數(shù)字接收機(jī)中的應(yīng)用[J];信息通信;2016年03期

4 譚緒祥;王麗;王志斌;王冠軍;;基于MicroBlaze的高速數(shù)據(jù)采集與處理系統(tǒng)設(shè)計(jì)[J];電子世界;2015年15期

5 史曉豐;;基于MicroBlaze的嵌入式雷達(dá)控制系統(tǒng)設(shè)計(jì)[J];河南科技;2015年10期

6 張艷芳;沈莉;;基于Xilinx Spartan-3E和LwIP協(xié)議的以太網(wǎng)通訊[J];核電子學(xué)與探測技術(shù);2013年05期

7 蒲杰;李貴勇;;基于AXI總線的DMA控制器的設(shè)計(jì)與實(shí)現(xiàn)[J];重慶郵電大學(xué)學(xué)報(bào)(自然科學(xué)版);2012年02期

8 徐彥峰;李冰;虞致國;;一種混合信號(hào)測試系統(tǒng)的設(shè)計(jì)及實(shí)現(xiàn)[J];電子與封裝;2009年10期

9 高健;陳安;侯鴻斌;;基于FPGA和LwIP協(xié)議的嵌入式以太網(wǎng)通信平臺(tái)的設(shè)計(jì)[J];技術(shù)與市場;2008年11期

10 阮芳;馮永新;;基于Xilinx MicroBlaze的嵌入式I/O系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J];電子器件;2008年02期

，

本文編號(hào)：2553895