【摘要】：對目前垂直納米線晶體管的制備技術(shù)進行了綜述。首先根據(jù)器件結(jié)構(gòu)取向介紹了納米線晶體管的分類,即水平納米線晶體管和垂直納米線晶體管,比較了這兩類不同結(jié)構(gòu)晶體管的優(yōu)缺點,闡述了垂直納米線晶體管的優(yōu)勢及其潛在應(yīng)用價值。重點介紹了兩種主流的垂直納米線晶體管的制造方法,即自下而上方法和自上而下方法,自上而下方法則又分為后柵工藝和先柵工藝。隨后詳細比較了它們之間的不同。最后,對垂直納米線晶體管制造過程中的工藝挑戰(zhàn)進行了分析,提出了幾種可行的解決方案,并預(yù)測了垂直納米線晶體管未來的發(fā)展趨勢,特別是在低功耗器件及3D存儲器等方面的發(fā)展走向。
【圖文】：

］。自上而下方法制備VNWFET又分為兩種工藝方法，即后柵工藝和先柵工藝。后柵工藝是借助電子束曝光、深反應(yīng)離子刻蝕和應(yīng)力自限制氧化直接獲得大高寬比結(jié)構(gòu)的垂直納米線，最后淀積柵介質(zhì)層和柵電極層;而先柵工藝則是參照三維閃存(3DNAND)的制作方法，首先依次CVD多層薄膜(包括介質(zhì)隔離層和柵電極層)，再曝光并刻蝕出大深寬比的圓柱形溝槽結(jié)構(gòu)，然后在溝槽中淀積柵介質(zhì)，，最后外延硅、鍺硅等材料形成溝道。2.1自下而上方法對于自下而上方法，V．Schmidt等人［11］使用VLS方法制備出了VNWFET，具體工藝流程如圖2所示。(a)Au作為催化劑誘導(dǎo)納米線生長(b)淀積SiO2和Al柵(c)淀積聚酰亞胺，并ＲIE回刻聚酰亞胺(d)化學(xué)腐蝕除去多余的Al(e)去除聚酰亞胺后，再淀積SiO2并回刻(f)淀積Al，實現(xiàn)Al互連圖2自下而上方法制備VNWFET的工藝流程［11］Fig.2FabricationprocessflowofVNWFETbythebottom-upmethod［11］在自下而上方法中，納米線在基底上生長、富集，隨后轉(zhuǎn)移到目標襯底，再按照圖2(b)～(f)的工藝步驟完成器件的制造。J．Goldberger等人［12］也采用類似的方法制備出了VNWFET，納米線直徑微縮到了5nm，突破了傳統(tǒng)光刻工藝的限制，并保證了器件良好的電學(xué)特性。L．Chen等人［13］采用VLS方法制備出了Ge/Si核/殼VNWFET，利用Ge的高空穴遷移率以及Ge/Si異質(zhì)結(jié)結(jié)構(gòu)形成的一維高密度空穴氣，實現(xiàn)了高性能的p-MOSFET。盡管自下而上方法可以選用更多的材料和襯底，實現(xiàn)復(fù)雜的晶向，但是缺乏復(fù)雜電路所需的位置精度，即很難控制納米線的生長位置，從而不能

燃徼傻乧NWFET陣列，如圖3所示。這些晶體管的源漏區(qū)均采用硅化物接觸，柵長也進一步縮小，并采用金屬柵。圖3(a)為VNWFET的陣列及其與外部互連的結(jié)構(gòu)圖，包括源、漏及柵接觸;圖3(b)為單個VNWFET的剖面圖，標示了柵氧化層和金屬柵構(gòu)成的柵堆棧，器件的源、漏和柵都進行了硅化處理。(a)VNWFET陣列示意圖(b)單個VNWFET的剖面圖圖3VNWFET陣列示意圖及單個VNWFET的剖面圖［16］Fig.3SchematicoftheVNWFETarrayandthecross-sec-tionviewofasingleVNWFET［16］X．L．Han課題組［18］制備VNWFET的詳細流程如圖4所示。首先，在p型硅(摻雜濃度為7×1018cm－3)襯底上通過氫倍半硅氧烷(hydrogensilsesquioxane，HSQ)負性光刻膠電子束曝光和反應(yīng)離子刻蝕(reactiveionetching，ＲIE)形成圓柱形的納米硅柱。隨后，通過應(yīng)力自限制氧化縮減納米硅柱的尺寸，接著刻蝕掉氧化硅。然后在725℃環(huán)境下生長一層厚度為5nm的柵氧化層，并用各向異性刻蝕方法去除納米線頂部和底部的氧化層，同時保留柵氧化層。隨后在硅納米線的頂部和底部各向異性地淀積Pt，在快速熱退火(rapidthermalannealing，ＲTA)(500℃，3min)下形成硅化物PtSi即為S/D接觸。隨后即是最重要的一步，即準確地控制源－柵－漏(S-G-D)之間的介質(zhì)隔離層，從而獲得對稱的器件結(jié)構(gòu)。HSQ材料作為介質(zhì)隔離層再次旋涂在整個結(jié)構(gòu)中，厚度為350nm，(a)垂直納米線光刻，Cl基等離子刻蝕垂直納米線及犧牲層氧化(b)熱生長柵氧化層約5nm(c)S/D生長硅化物(d)沉積介質(zhì)隔離層，旋涂低k材料并回刻，定義金屬柵(各向異性淀積Cr或Ni約15nm)(e)再次沉積介質(zhì)隔離層，并刻蝕接觸孔(f)S/D/G的Al外部互連，燒結(jié)退火圖4VNWFET的制備工藝流程［18］Fig.4Fabricati
【作者單位】： 中國科學(xué)院微電子研究所微電子器件與集成技術(shù)重點實驗室;中國科學(xué)院大學(xué);
【基金】：國家科技重大專項資助項目(2013ZX02303007)
【分類號】：TN386


本文編號：2529719