【摘要】：直接數(shù)字頻率合成器(Direct Digital Synthesizer,DDS)被廣泛地應用于現(xiàn)代電子系統(tǒng)中,是電子通信系統(tǒng)數(shù)字化設(shè)計的關(guān)鍵部件。直接數(shù)字頻率合成器被喻為眾多電子系統(tǒng)的“心臟”,其重要性不言而喻。傳統(tǒng)的數(shù)字頻率合成器為了較好的輸出波形性能需要較大的硬件規(guī)模,通常實現(xiàn)中僅取相位累加器輸出的高位作為查找表的尋址信號,這導致了DDS的相位截短誤差。針對此問題,本文分別研究了基于余數(shù)系統(tǒng)(Residue Number System,RNS)以及余數(shù)與代數(shù)整數(shù)量化(Algebraic Integer Quantization,AIQ)相結(jié)合的直接數(shù)字頻率合成方法及實現(xiàn)結(jié)構(gòu),目的在于保證波形輸出性能同時減少硬件資源,或在相同硬件資源消耗下提高輸出波形的性能。本文首先利用余數(shù)系統(tǒng)各通道之間獨立并行計算特性,將用于查找表尋址的相位信息進行余數(shù)化,使得傳統(tǒng)DDS的查找表深度由N壓縮至,大幅度減小查找表深度的同時提升系統(tǒng)運行速度,其代價是需要對查找表的輸出進行乘加運算才能得到最終輸出。為了提高乘加運算的性能,本文進一步將查找表的存儲樣點進行第二次余數(shù)化處理,以降低運算復雜度和提高運算精度。這種將相位或樣點值進行余數(shù)化處理來壓縮DDS存儲空間的方法需要額外的乘加運算,但在高輸出波形性能情況下具有較好的面積、時延性能。另一方面,為了進一步降低后續(xù)定點乘加運算中截位所帶來的輸出波形信噪比損失并提高DDS存儲樣點的精度,本文還進行了基于代數(shù)整數(shù)(Algebraic Integer,AI)表示的DDS設(shè)計方法研究。代數(shù)整數(shù)量化可以利用較小的整數(shù)向量來近似或完全等價地表示實數(shù),其主要特點是在乘加運算中無精度損失。雖然代數(shù)整數(shù)的加法運算各通道是獨立和并行的,但乘法運算卻較復雜。為了改進代數(shù)整數(shù)量化乘法的問題,本文將代數(shù)整數(shù)和余數(shù)系統(tǒng)結(jié)合起來,以保持高精度運算的同時加法和乘法運算各通道間相互獨立、并行。結(jié)合本文所提出的基于RNS的DDS結(jié)構(gòu),存儲在查找表的樣點值用代數(shù)整數(shù)表示可減少由后續(xù)乘加運算帶來的額外開銷。針對以上問題的研究,本文進行了基于余數(shù)系統(tǒng)、余數(shù)系統(tǒng)和代數(shù)整數(shù)相結(jié)合的直接數(shù)字頻率合成器的算法和結(jié)構(gòu)設(shè)計、硬件實現(xiàn)及性能分析。理論及仿真分析和基于ASIC的實現(xiàn)結(jié)果表明在一定條件下本文提出的直接數(shù)字頻率合成器在保證相同輸出波形性能的同時,能大幅度壓縮存儲空間并提升系統(tǒng)運行速度。例如,在歸一頻率分辨率為321 2、輸出位寬為16bit、輸出無雜散散動態(tài)范圍(Spurious Free Dynamic Range,SFDR)約為108d B的條件下,本文提出的基于兩通道余數(shù)系統(tǒng)的相位截短DDS的面積僅為相應的傳統(tǒng)DDS的6%,時延性能也優(yōu)于傳統(tǒng)DDS。
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN741

【相似文獻】

相關(guān)期刊論文 前10條

1 馬上;胡劍浩;;新穎的余數(shù)系統(tǒng)到二進制系統(tǒng)轉(zhuǎn)換方法[J];電子科技大學學報;2010年04期

2 武繼剛;關(guān)于余數(shù)系統(tǒng)中快速比較算法的注記[J];煙臺大學學報(自然科學與工程版);1997年01期

3 楊列亮，，李承恕;基于剩余數(shù)系統(tǒng)的直接序列擴頻多址通信方式及其性能[J];電子學報;1996年07期

4 呂曉蘭;肖明;;4模剩余數(shù)系統(tǒng)FIR數(shù)字濾波器設(shè)計[J];電子設(shè)計工程;2014年12期

5 馬上;胡劍浩;張林;凌翔;;一種基為{2~n-1,2~n+1,2~(2n)+1}的余數(shù)系統(tǒng)奇偶檢測方法及其應用[J];中國科學(E輯:信息科學);2008年04期

6 馬上;胡劍浩;葉燕龍;;以{2~n-1,2~n,2~n+1}為基的余數(shù)系統(tǒng)2~n高性能縮放[J];電子科技大學學報;2010年02期

7 王玉祥;PRNS──有權(quán)剩余數(shù)系統(tǒng)[J];計算機學報;1994年08期

8 張譯勻;周婉婷;李磊;;一種基于余數(shù)系統(tǒng)的奇偶檢測算法及VLSI實現(xiàn)[J];微電子學與計算機;2014年03期

9 馬上;胡劍浩;葉燕龍;張林;凌翔;;一種有符號余數(shù)系統(tǒng)2~n縮放方法及VLSI實現(xiàn)[J];中國科學:信息科學;2010年06期

10 趙英旭;李磊;;基于余數(shù)基{2~n-1,2~n,2~n+1}的高效RNS縮放結(jié)構(gòu)[J];微電子學與計算機;2014年05期

相關(guān)會議論文 前2條

1 胡劍浩;;“余數(shù)系統(tǒng)”在通信集成電路中的應用及電子科技大學研究情況[A];第五屆中國通信集成電路技術(shù)與應用研討會會議文集[C];2007年

2 馬上;胡劍浩;;余數(shù)系統(tǒng)在VLSI設(shè)計中的基本問題研究與進展[A];中國通信集成電路技術(shù)與應用研討會文集[C];2006年

相關(guān)博士學位論文 前1條

1 馬上;基于余數(shù)系統(tǒng)的數(shù)字信號處理VLSI實現(xiàn)關(guān)鍵技術(shù)研究[D];電子科技大學;2009年

相關(guān)碩士學位論文 前10條

1 李成冬;基于余數(shù)系統(tǒng)的RSA加密運算電路的設(shè)計[D];華南理工大學;2015年

2 尹鵬勝;基于RRNS糾錯算法研究[D];電子科技大學;2014年

3 張譯勻;余數(shù)系統(tǒng)檢測單元與運算單元的設(shè)計與實現(xiàn)[D];電子科技大學;2014年

4 汪陳浩;余數(shù)系統(tǒng)中關(guān)鍵問題的研究—余數(shù)系統(tǒng)后向轉(zhuǎn)換及應用[D];電子科技大學;2015年

5 趙英旭;余數(shù)系統(tǒng)中余數(shù)基構(gòu)建和數(shù)值縮放的研究[D];電子科技大學;2014年

6 方琦;余數(shù)系統(tǒng)后置轉(zhuǎn)換電路的設(shè)計[D];華南理工大學;2016年

7 張鳳君;基于余數(shù)系統(tǒng)的數(shù)字頻率合成技術(shù)研究及實現(xiàn)[D];電子科技大學;2016年

8 嚴海;余數(shù)系統(tǒng)中模加和模乘單元設(shè)計[D];電子科技大學;2016年

9 劉建根;冗余余數(shù)系統(tǒng)在高斯噪聲下的糾錯[D];蘭州大學;2012年

10 牛旭;高斯噪聲下的余數(shù)系統(tǒng)[D];蘭州大學;2012年

本文編號：2517838