【摘要】：頻率合成器作為高速串口通信和射頻無線收發(fā)器中的重要單元模塊,其主要作用是產(chǎn)生無線收發(fā)機進行上、下變頻所必需的本振信號。本振信號決定收發(fā)機的變頻信號,本振信號的理想程度決定了收發(fā)機的性能優(yōu)劣。頻率合成器為收發(fā)機系統(tǒng)提供本振信號,其輸出信號的頻譜純凈度直接決定收發(fā)機的頻率穩(wěn)定度,輸出頻率范圍直接決定收發(fā)機的頻率收發(fā)范圍,頻率精度決定收發(fā)機最小信道寬度。因此較低的雜散、較大的輸出頻率范圍和較高的頻率精度成為設(shè)計頻率合成器的重要性能指標。本論文設(shè)計了一款高精度頻率合成器芯片,采用Delta-sigma小數(shù)分頻結(jié)構(gòu),產(chǎn)生范圍為810MHz~950 MHz的輸出頻率。首先基于Matlab和Simulink工具對頻率合成器進行系統(tǒng)級建模,包括子模塊建模、開環(huán)建模和閉環(huán)建模,在對子模塊建模時,分別在鑒頻鑒相模塊、電荷泵模塊、環(huán)路濾波模塊和壓控振蕩器這些子模塊的理想模型中,添加頻率合成器的噪聲模型,模擬實際電路,得到優(yōu)化的環(huán)路參數(shù);隨后基于Cadence Spectre設(shè)計平臺,參考系統(tǒng)級建模參數(shù),對單個模塊進行晶體管級電路搭建與仿真,包括鑒頻鑒相器、電荷泵、環(huán)路濾波器、壓控振蕩器、可編程分頻器和Delta-sigma調(diào)制器,其中Delta-sigma調(diào)制器用于實現(xiàn)小數(shù)分頻,降低電路對參考信號的頻率要求;最后采用開環(huán)自動頻率校正技術(shù),在小數(shù)分頻鎖相環(huán)電路的基礎(chǔ)上,加入自動頻率校正模塊,完成調(diào)諧曲線的快速切換。相較于傳統(tǒng)鎖相環(huán)頻率合成器,本頻率合成器在擴展輸出頻率范圍的基礎(chǔ)上,實現(xiàn)了鎖相環(huán)頻率合成器的快速鎖定。本論文設(shè)計的小數(shù)分頻頻率合成器芯片在GMSC 0.18μm工藝下流片,并根據(jù)高頻電子線路布局布線規(guī)則設(shè)計PCB板。小數(shù)分頻頻率合成器器測試結(jié)果如下:功耗91mW、信道寬度20MHz、輸出頻率范圍810MHz-950MHz、1MHz頻偏處的相位噪聲為-97.8dBc/Hz@1MHz、頻率切換時間小于60μs。芯片最終的版圖面積為1640μm×1736μm。
文內(nèi)圖片：
圖片說明：隨機加抖法
文內(nèi)圖片：
圖片說明： 圖 2-6 DAC 相位補償-sigma 調(diào)制-sigma 消除雜散主要是基于 Delta-sigma 調(diào)制器的輸出是偽隨。使得可編程分頻器的分頻器隨機變化，環(huán)路的相位誤差也呈
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2017
【分類號】：TN74

【參考文獻】

相關(guān)期刊論文 前1條

1 劉光祜;鎖相跳頻源的極值相位裕量設(shè)計法[J];電子科技大學(xué)學(xué)報;2001年06期

相關(guān)博士學(xué)位論文 前1條

1 金晶;CMOS射頻頻率綜合器的研究設(shè)計與優(yōu)化[D];上海交通大學(xué);2012年

相關(guān)碩士學(xué)位論文 前1條

1 蘭金保;一種2.4 GHz Delta-Sigma小數(shù)型頻率合成器的研究[D];哈爾濱工業(yè)大學(xué);2009年

，

本文編號：2513148