【摘要】：伴隨著我國國民經(jīng)濟(jì)的快速發(fā)展和社會信息化進(jìn)程的加快,信息的安全問題也隨之得到了越來越多的關(guān)注,對信息安全的核心密碼技術(shù)的研究就變得重要而緊迫。本文介紹了基于FPGA的RC5加密芯片的設(shè)計(jì)與實(shí)現(xiàn),RC5的字長、加密輪數(shù)密鑰長度都可以改變,而且只涉及初等運(yùn)算,這使它具有很好的適應(yīng)性和很高的運(yùn)算速度,非常適用于硬件和軟件實(shí)現(xiàn),從而具有廣泛的應(yīng)用。本文在分析RC5加密算法原理的基礎(chǔ)上提出了一種基于全循環(huán)模式的規(guī)模優(yōu)化的電路設(shè)計(jì)方案,即在芯片中只設(shè)置實(shí)現(xiàn)一輪加／解密變換所需要的硬件電路,在有限狀態(tài)機(jī)的控制下,通過循環(huán)使用該電路12次完成對一組數(shù)據(jù)的12輪加／解密變換�；谏鲜鲈O(shè)計(jì)思想,本文針對字長為32位、加密輪數(shù)為12輪、密鑰長度為16個(gè)字節(jié)的RC5加密芯片的體系結(jié)構(gòu)進(jìn)行了詳細(xì)設(shè)計(jì),建立了該芯片的Verilog HDL模型并進(jìn)行了功能仿真,基于FPGA對該Verilog HDL模型進(jìn)行了綜合優(yōu)化、布局布線、靜態(tài)時(shí)序分析,最終基于FPGA實(shí)現(xiàn)了RC5-32/12/16加密芯片,并在真實(shí)的應(yīng)用環(huán)境中對其進(jìn)行了測試。測試結(jié)果表明所設(shè)計(jì)的RC5-32/12/16加密芯片實(shí)現(xiàn)了預(yù)期的功能。本論文研究中使用的EDA工具軟件是Modelsim10.0和QuartusⅡ 9.1,硬件實(shí)現(xiàn)使用的FPGA芯片是ALTERA公司的Cyclone EP1C12Q240C8.實(shí)驗(yàn)結(jié)果表明,RC5加密芯片共使用了1782個(gè)邏輯單元,系統(tǒng)的時(shí)鐘頻率可以達(dá)到64.4MHz,信息加／解密的峰值速度為343Mb/s,系統(tǒng)功耗為82.54mW。
[Abstract]:With the rapid development of our national economy and the acceleration of the social information process, the security of information has also been paid more and more attention, and the research on the core cipher technology of information security becomes more and more important and urgent. This paper introduces the design and implementation of the RC5 encryption chip based on FPGA, the word length of the RC5 and the length of the encryption wheel number can be changed, and only the elementary operation is involved, which makes it have good adaptability and high operation speed, and is very suitable for the realization of hardware and software. So as to have a wide application. Based on the analysis of the principle of the RC5 encryption algorithm, a circuit design scheme based on the full-loop mode is proposed, that is, only the hardware circuit needed to realize the one-round addition/ decryption transform is set in the chip, and under the control of the finite state machine, The 12-wheel-plus/ decryption transformation of a set of data is completed by a loop using the circuit 12 times. Based on the above-mentioned design idea, the architecture of the RC5 encryption chip with a word length of 32 bits, an encryption wheel number of 12 wheels and a key length of 16 bytes is designed in detail, the Verilog HDL model of the chip is established and the function simulation is carried out, Based on the FPGA, the Verilog HDL model is comprehensively optimized, the layout and the static timing analysis are carried out, and the RC5-32/12/16 encryption chip is finally realized on the basis of the FPGA, and the test is carried out in the real application environment. The test results show that the designed RC5-32/12/16 encryption chip has the expected function. The EDA tool software used in this thesis is Modelsim10.0 and Quartus II.1. The FPGA chip for hardware implementation is the Cyclone EP1C12Q240C8 of ALTERA. The experimental results show that the RC5 encryption chip uses 1782 logic units, the clock frequency of the system can reach 64.4 MHz, the peak speed of the information addition/ decryption is 343Mb/ s, and the power consumption of the system is 82.54 mW.
【學(xué)位授予單位】：青島科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN402;TN918.4

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 阿不都熱合曼·艾合買提;阿力木江·排孜艾合買提;;幾種常用密碼算法的研究探[J];和田師范�？茖W(xué)校學(xué)報(bào);2007年04期

2 楊宏志;韓文報(bào);斯雪明;;一種新的密碼算法設(shè)計(jì)方法[J];計(jì)算機(jī)科學(xué);2010年07期

3 王秋麗;世界三次大規(guī)模密碼算法評選活動介紹[J];信息安全與通信保密;2004年02期

4 張曉豐;樊啟華;程紅斌;;密碼算法研究[J];計(jì)算機(jī)技術(shù)與發(fā)展;2006年02期

5 賈寧;;密碼算法的研究綜述[J];現(xiàn)代電子技術(shù);2007年11期

6 鄭再雄;;對密碼算法各種攻擊方法初探[J];消費(fèi)導(dǎo)刊;2008年02期

7 劉寶林;;混合密碼算法在文件傳輸中的應(yīng)用[J];福建電腦;2008年03期

8 童元滿;王志英;戴葵;陸洪毅;;識別密碼算法具體實(shí)現(xiàn)中潛在功耗攻擊的理論分析方法[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2008年03期

9 葉麟;王小偉;;資源受限網(wǎng)絡(luò)的密碼算法及實(shí)現(xiàn)[J];中國新通信;2008年15期

10 李繼中;舒輝;;密碼算法識別技術(shù)研究[J];信息網(wǎng)絡(luò)安全;2011年11期

相關(guān)會議論文 前7條

1 董仲林;蘇先海;;密碼算法的自動驗(yàn)證[A];第十一屆保密通信與信息安全現(xiàn)狀研討會論文集[C];2009年

2 張魯國;李崢;;《嵌入式系統(tǒng)密碼算法程序設(shè)計(jì)》課程教學(xué)探討[A];Proceedings of 2011 National Teaching Seminar on Cryptography and Information Security(NTS-CIS 2011) Vol.1[C];2011年

3 黃一才;郁濱;;基于藍(lán)牙單芯片的密碼算法實(shí)現(xiàn)方案研究[A];全國第20屆計(jì)算機(jī)技術(shù)與應(yīng)用學(xué)術(shù)會議（CACIS·2009）暨全國第1屆安全關(guān)鍵技術(shù)與應(yīng)用學(xué)術(shù)會議論文集（上冊）[C];2009年

4 謝絨娜;鄭秀林;歐海文;李曉東;;基于學(xué)生創(chuàng)新能力培養(yǎng)的密碼實(shí)驗(yàn)平臺的研究[A];Proceedings of 2011 National Teaching Seminar on Cryptography and Information Security(NTS-CIS 2011) Vol.1[C];2011年

5 徐曉東;楊榆;;使用GPU加速RC5密碼算法的研究[A];2009年中國高校通信類院系學(xué)術(shù)研討會論文集[C];2009年

6 江麗娜;高能;馬原;劉宗斌;;祖沖之序列密碼算法IP核的設(shè)計(jì)與實(shí)現(xiàn)[A];第27次全國計(jì)算機(jī)安全學(xué)術(shù)交流會論文集[C];2012年

7 陳曉峰;;RSA軟件實(shí)現(xiàn)深入剖析[A];2008年中國高校通信類院系學(xué)術(shù)研討會論文集（下冊）[C];2009年

相關(guān)重要報(bào)紙文章 前7條

1 丁輝;國產(chǎn)密碼算法:鍛造信息安全之盾[N];中國城鄉(xiāng)金融報(bào);2012年

2 清華同方電腦總工程師 劉鋒　梁爽;操作行為保密亦屬信息安全范疇[N];中國政府采購報(bào);2011年

3 常經(jīng);WAPI密碼算法將向社會開放[N];中國高新技術(shù)產(chǎn)業(yè)導(dǎo)報(bào);2006年

4 本報(bào)記者 宋陽;移動存儲 你的數(shù)據(jù)安全嗎？[N];中國計(jì)算機(jī)報(bào);2001年

5 徐厚駿;密碼學(xué)的演進(jìn)[N];計(jì)算機(jī)世界;2001年

6 隆永紅;密碼管理開辟新航道[N];計(jì)算機(jī)世界;2006年

7 ;他們走在自主創(chuàng)新最前沿[N];市場報(bào);2006年

相關(guān)博士學(xué)位論文 前10條

1 陳華;密碼算法的安全性檢測及關(guān)鍵組件的設(shè)計(jì)[D];中國科學(xué)院研究生院（軟件研究所）;2005年

2 郭現(xiàn)峰;基于混沌動態(tài)S盒的密碼算法及其應(yīng)用研究[D];西南交通大學(xué);2011年

3 劉金梅;多個(gè)混沌系統(tǒng)構(gòu)造密碼算法的理論及應(yīng)用研究[D];華南理工大學(xué);2009年

4 劉泉;基于動力學(xué)特性的混沌密碼算法研究[D];中國科學(xué)院研究生院(長春光學(xué)精密機(jī)械與物理研究所);2014年

5 韋軍;混沌序列密碼算法的分析與設(shè)計(jì)[D];重慶大學(xué);2006年

6 王云峰;基于混沌的密碼算法及關(guān)鍵技術(shù)研究[D];浙江大學(xué);2006年

7 鄭永輝;RSA密碼算法的格攻擊技術(shù)研究[D];解放軍信息工程大學(xué);2009年

8 張鵬;密碼算法的組件設(shè)計(jì)與安全性分析[D];國防科學(xué)技術(shù)大學(xué);2011年

9 韓煜;嵌入式系統(tǒng)安全的密碼算法及實(shí)現(xiàn)技術(shù)研究[D];華中科技大學(xué);2008年

10 劉景美;現(xiàn)代密碼算法分析與研究[D];西安電子科技大學(xué);2006年

相關(guān)碩士學(xué)位論文 前10條

1 李敏;密碼算法研究平臺[D];西安電子科技大學(xué);2008年

2 李繼中;基于相似性判定的密碼算法識別技術(shù)研究[D];解放軍信息工程大學(xué);2009年

3 吳靈靈;基于多態(tài)的混沌流密碼算法的研究[D];西南交通大學(xué);2015年

4 劉帥;橢圓曲線密碼算法的硬件加速研究[D];山東大學(xué);2015年

5 王軍委;抗高階DPA攻擊的AES方案研究與高效實(shí)現(xiàn)[D];山東大學(xué);2015年

6 凌宇霄;密碼算法防護(hù)的自動化實(shí)現(xiàn)[D];上海交通大學(xué);2015年

7 楊威;輕量級密碼算法軟件實(shí)現(xiàn)性能及功耗分析研究[D];成都信息工程學(xué)院;2015年

8 尹振;基于FPGA的RC5加密芯片的設(shè)計(jì)與實(shí)現(xiàn)[D];青島科技大學(xué);2015年

9 傅佩龍;密碼算法硬件快速實(shí)現(xiàn)技術(shù)研究[D];西安電子科技大學(xué);2010年

10 趙卓;密碼算法遠(yuǎn)程軟加載的研究[D];中國人民解放軍信息工程大學(xué);2005年

，

本文編號：2501736