【摘要】：為了在提高芯片測試覆蓋率的同時減少生產(chǎn)測試時的測試向量,提出了一種基于對電路進行抗隨機向量故障分析,進而在電路中插入測試點,從而提供芯片的測試效率的方法。實際電路的實驗結(jié)果表明,使用了該方法的可測性設(shè)計,在不損失測試覆蓋率的情況下,能夠有效地減少平均45.85%的測試向量,從而幫助設(shè)計者提高芯片的測試效率。
[Abstract]:In order to improve the test coverage and reduce the test vector in production, a method of anti-random vector fault analysis based on the circuit is proposed, and then the test point is inserted into the circuit, thus providing the test efficiency of the chip. The experimental results of the practical circuit show that the testability design of this method can effectively reduce the average test vector by 45.85% without losing the test coverage, thus helping the designer to improve the testing efficiency of the chip.
【作者單位】： 格羅方德半導(dǎo)體科技(上海)有限公司;
【分類號】：TN407

【相似文獻】

相關(guān)碩士學(xué)位論文 前2條

1 邵正隆;面向復(fù)用的軟件測試設(shè)計模型的研究與實現(xiàn)[D];清華大學(xué);2006年

2 路鑫;基于UML模型的軟件測試設(shè)計策略研究[D];北京郵電大學(xué);2014年

，

本文編號：2324494