【摘要】：三維集成電路是延續(xù)摩爾定律的重要手段,TSV是三維集成電路的核心部件。作為一種新興技術(shù),三維集成電路受到越來(lái)越多工業(yè)界和學(xué)術(shù)界人士的重視,和二維集成電路不同,三維集成電路借助硅通孔將多個(gè)芯片垂直堆疊,具有功耗低,帶寬高,面積小,性能好,支持異構(gòu)集成等優(yōu)點(diǎn),然而其制作工藝尚不成熟,TSV的制作工藝和層與層之間的堆疊會(huì)導(dǎo)致TSV發(fā)生泄漏和電阻開(kāi)路故障,從而嚴(yán)重影響三維集成電路的良率和可靠性。TSV良率問(wèn)題成為三維集成電路商品化的主要制約因素。本文的主要研究?jī)?nèi)容如下：1)認(rèn)真學(xué)習(xí)三維集成電路的基礎(chǔ)知識(shí)和分析三維集成電路的優(yōu)點(diǎn),重點(diǎn)探索影響三維集成電路良率的TSV缺陷。分析TSV缺陷所引起的TSV故障,用HSPICE對(duì)TSV的故障進(jìn)行參數(shù)建模,并分析故障TSV的故障效應(yīng)。2)學(xué)習(xí)現(xiàn)有的TSV容錯(cuò)方法,按照其對(duì)TSV的容錯(cuò)機(jī)理,按容錯(cuò)機(jī)理將其分為測(cè)試容錯(cuò)和在線容錯(cuò)兩種類(lèi)型,著重研究這兩種容錯(cuò)方案的優(yōu)缺點(diǎn)�；诂F(xiàn)有理論研究新的TSV在線容錯(cuò)方案。3)針對(duì)三維集成電路中硅通孔(TSV)良率不高的問(wèn)題和以前方法存在的不足,提出一種雙TSV在線自容錯(cuò)方案。該方案采用相互耦合的通道結(jié)構(gòu),能減小TSV的失效概率；通過(guò)設(shè)計(jì)容錯(cuò)結(jié)構(gòu)來(lái)實(shí)現(xiàn)對(duì)TSV泄漏和電阻開(kāi)路故障的自動(dòng)修復(fù)。理論分析和實(shí)驗(yàn)結(jié)果表明：該方案可在無(wú)測(cè)試時(shí)間和電路端口開(kāi)銷(xiāo)且不中斷電路正常工作的前提下,對(duì)TSV的泄漏和電阻開(kāi)路兩種故障進(jìn)行在線容錯(cuò),有效提高三維集成電路的良率和可靠性。
[Abstract]:Three-dimensional integrated circuit is an important means to extend Moore's law. TSV is the core component of three-dimensional integrated circuit. As a new technology, 3D integrated circuit has attracted more and more attention from industry and academic circles. Unlike two-dimensional integrated circuit, 3D integrated circuit uses silicon through hole to stack several chips vertically, which has low power consumption and high bandwidth. The advantages of small area, good performance and support for heterogeneous integration, however, the fabrication process of TSV and stacking between layers will lead to leakage and resistance open circuit failure of TSV. Therefore, the problem of the yield and reliability of 3D integrated circuits. TSV yield has become the main restricting factor for the commercialization of 3D integrated circuits. The main contents of this paper are as follows: (1) to study the basic knowledge of 3D integrated circuits and analyze the advantages of 3D integrated circuits, especially to explore the TSV defects that affect the yield of 3D integrated circuits. The TSV fault caused by TSV defect is analyzed, the parameter model of TSV fault is modeled by HSPICE, and the fault effect of TSV fault is analyzed. 2) the existing TSV fault tolerant method is studied, according to its fault tolerance mechanism for TSV, According to the fault-tolerant mechanism, it is divided into two types: test fault-tolerant and on-line fault-tolerant, and the merits and demerits of these two fault-tolerant schemes are studied emphatically. Based on the existing theoretical study of a new TSV fault tolerance scheme (TSV), a dual TSV online fault tolerance scheme is proposed to solve the problem of low yield of silicon through hole (TSV) in 3D integrated circuits and the shortcomings of previous methods. In this scheme, the mutual coupling channel structure is used to reduce the failure probability of TSV, and the fault tolerant structure is designed to automatically repair the TSV leakage and resistance open circuit faults. The theoretical analysis and experimental results show that the proposed scheme can be used for on-line fault tolerance of TSV leakage and resistance open circuit without testing time, circuit port overhead and circuit normal operation. Improve the yield and reliability of three-dimensional integrated circuit effectively.
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TN40

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 林萬(wàn)孝;21世紀(jì)新型三維集成電路[J];機(jī)械與電子;1995年06期

2 杜秀云;唐禎安;;三維集成電路工作熱載荷工況的有限元仿真[J];系統(tǒng)仿真學(xué)報(bào);2012年02期

3 Yoichi AKasaka ,黃定禮;三維集成電路的發(fā)展趨勢(shì)[J];微電子學(xué);1988年05期

4 王高峰;趙文生;;三維集成電路中的關(guān)鍵技術(shù)問(wèn)題綜述[J];杭州電子科技大學(xué)學(xué)報(bào);2014年02期

5 李波 ,李文石 ,周江;三維集成電路的性能計(jì)算[J];中國(guó)集成電路;2005年02期

6 中野元雄,王秀春;三維集成電路[J];微電子學(xué);1984年04期

7 Philip Garrou;;3D集成電路將如何實(shí)現(xiàn)?[J];集成電路應(yīng)用;2009年03期

8 李文石;二維和三維集成電路的熱阻計(jì)算[J];微電子學(xué);2005年05期

9 高文超;周強(qiáng);錢(qián)旭;蔡懿慈;;應(yīng)用于三維集成電路解析式布局的層分配算法[J];計(jì)算機(jī)應(yīng)用;2013年06期

10 朱國(guó)良,張鶴鳴,胡輝勇,李發(fā)寧,舒斌;三維CMOS集成電路技術(shù)研究[J];電子科技;2004年07期

相關(guān)博士學(xué)位論文 前6條

1 杜秀云;三維集成電路熱問(wèn)題的不確定性分析方法研究[D];大連理工大學(xué);2014年

2 高文超;基于非線性規(guī)劃的三維集成電路布局算法研究[D];中國(guó)礦業(yè)大學(xué)（北京）;2013年

3 錢(qián)利波;基于硅通孔技術(shù)的三維集成電路設(shè)計(jì)與分析[D];西安電子科技大學(xué);2013年

4 王鳳娟;基于硅通孔（TSV）的三維集成電路（3D IC）關(guān)鍵特性分析[D];西安電子科技大學(xué);2014年

5 劉曉冬;三維集成電路硅通孔匹配和倒裝芯片布線算法研究[D];復(fù)旦大學(xué);2013年

6 趙文生;三維集成電路中新型互連結(jié)構(gòu)的建模方法與特性研究[D];浙江大學(xué);2013年

相關(guān)碩士學(xué)位論文 前10條

1 武文珊;三維集成電路硅通孔動(dòng)態(tài)功耗優(yōu)化[D];西安電子科技大學(xué);2014年

2 熊波;三維集成電路中新型TSV電容提取方法研究[D];西安電子科技大學(xué);2014年

3 陳振陽(yáng);三維集成電路TSV模型及高可靠傳輸研究[D];上海交通大學(xué);2015年

4 張鷹;三維集成電路綁定前硅通孔測(cè)試技術(shù)研究[D];合肥工業(yè)大學(xué);2015年

5 楊國(guó)兵;基于面積擴(kuò)張與散熱硅通孔的三維集成電路熱量?jī)?yōu)化研究[D];合肥工業(yè)大學(xué);2014年

6 張歡;基于信號(hào)轉(zhuǎn)移的TSV容錯(cuò)技術(shù)研究[D];合肥工業(yè)大學(xué);2014年

7 李黃祺;三維集成電路硅通孔容錯(cuò)技術(shù)研究[D];合肥工業(yè)大學(xué);2016年

8 劉永;三維集成電路綁定前TSV測(cè)試方法研究[D];合肥工業(yè)大學(xué);2016年

9 蘆杰亮;基于TSV的三維集成電路分割算法的研究[D];上海交通大學(xué);2014年

10 劉蓓;三維集成電路測(cè)試時(shí)間的優(yōu)化方法研究[D];合肥工業(yè)大學(xué);2011年

，

本文編號(hào)：2121300