本文選題：電路老化 + 時序錯誤　； 參考：《計算機輔助設計與圖形學學報》2017年07期

【摘要】：集成電路老化效應會導致組合電路關鍵路徑時延增加,不滿足電路時序約束條件,從而引起時序錯誤,使得電路功能失效.為此,提出一種基于預采樣的時序錯誤檢測與自恢復方法,并設計了一個檢測與糾錯結(jié)構(gòu).首先利用系統(tǒng)本身時鐘在時鐘有效沿前后構(gòu)建一個預采樣區(qū)間和一個檢測區(qū)間;然后在預采樣區(qū)間內(nèi)提前捕獲輸入信號;最后在檢測區(qū)間內(nèi)進行時序錯誤檢測,如果檢測電路發(fā)出報警信號,電路將會進行自糾錯.仿真結(jié)果表明,相比于其他的檢測結(jié)構(gòu),該結(jié)構(gòu)在檢測速度上平均提高了3.6倍;同時不需要調(diào)整時序,電路就可以實現(xiàn)自糾錯與自恢復,且不會降低電路的工作性能.
[Abstract]:The ageing effect of integrated circuits will lead to the increase of critical path delay in combinational circuits, which does not meet the timing constraints of the circuits, thus causing sequential errors and invalidation of circuit functions. For this reason, a time series error detection and self-recovery method based on presampling is proposed, and a detection and error correction structure is designed. First, the system clock is used to construct a presampling interval and a detection interval before and after the clock is valid; then, the input signal is captured in advance in the pre-sampling interval; finally, the timing error detection is carried out in the detection interval. If the detection circuit sends out an alarm signal, the circuit will self-correct the error. The simulation results show that the detection speed of the structure is 3.6 times higher than that of other detection structures, and the circuit can realize self-correction and self-recovery without adjusting the timing, and the performance of the circuit can not be reduced.
【作者單位】： 合肥工業(yè)大學電子科學與應用物理學院;合肥工業(yè)大學數(shù)學學院;合肥工業(yè)大學計算機與信息學院;
【基金】：國家自然科學基金(61274036,61371025)
【分類號】：TN407

【參考文獻】

相關期刊論文 前2條

1 邱吉冰;韓銀和;靳松;李曉維;;采用關鍵路徑漏電流變化分析的集成電路老化預測方法[J];計算機輔助設計與圖形學學報;2015年02期

2 李華偉;;考慮時延偏差的數(shù)字電路時延測試綜述[J];集成技術;2013年06期

【相似文獻】

相關期刊論文 前10條

1 王紅;成本茂;楊士元;邢建輝;;一種非同步時序電路的測試生成方案[J];電子科技大學學報;2007年04期

2 趙賀;孫鳳茹;;同步時序電路設計中狀態(tài)化簡方法探討[J];自動化與儀器儀表;2010年05期

3 ;第六章 時序電路的分析與綜合[J];電子器件;1979年01期

4 屈延文;乏晰邊沿的時序電路模型[J];計算機學報;1979年02期

5 林而立;用時序電路綜合法設計的電話禁止撥號電路[J];電子技術應用;1995年04期

6 賈默伊;用矩陣方法分析同步時序電路[J];河北理工學院學報;1996年02期

7 官洪民,張惠莉,匡軍,劉長民,賈秀蘭;時序電路在多路檢控中的應用[J];萊陽農(nóng)學院學報;2000年01期

8 蔣萬君;循環(huán)時序電路的簡便設計[J];機電一體化;2001年06期

9 佘強,陳護勛;一種時序電路的測試生成算法[J];計算機與數(shù)字工程;2001年03期

10 王仲,官云戰(zhàn);同步時序電路故障可測性研究[J];貴州工業(yè)大學學報(自然科學版);2002年04期

相關會議論文 前10條

1 王仲;宮云戰(zhàn);;時序電路故障可測性分析[A];第十屆全國容錯計算學術會議論文集[C];2003年

2 趙瑩;吳麗華;馬懷儉;;時序電路測試生成算法研究[A];第十八屆中國（天津）’2004IT、網(wǎng)絡、信息技術、電子、儀器儀表創(chuàng)新學術會議論文集[C];2004年

3 鄧元慶;;同步時序電路設計方法研究[A];電子高等教育學會2008年學術年會論文集[C];2008年

4 陳思成;魏道政;王仲;;時序電路測試中時間及測試序列識別問題研究[A];中國圖象圖形科學技術新進展——第九屆全國圖象圖形科技大會論文集[C];1998年

5 何新華;胡傳兵;蔣建平;;時序電路狀態(tài)測試與精簡方法研究[A];首屆信息獲取與處理學術會議論文集[C];2003年

6 陳閩川;吳為民;邊計年;;基于可滿足性問題求解的時序電路性質(zhì)檢驗方法[A];第三屆中國測試學術會議論文集[C];2004年

7 李勝朝;張江鑫;;高速電路中時序問題的分析與處理[A];2008年中國高校通信類院系學術研討會論文集（上冊）[C];2009年

8 賀興華;肖山竹;張開鋒;盧煥章;陸靜芳;;一種改進型時序電路單粒子效應容錯設計[A];第十四屆全國信號處理學術年會(CCSP-2009)論文集[C];2009年

9 楊軍;葛海通;;基于BDD的時序電路等價性驗證[A];第四屆中國測試學術會議論文集[C];2006年

10 郭苗苗;鄺繼順;;基于自反饋和LFSR的時序電路自測試研究[A];第十四屆全國容錯計算學術會議(CFTC'2011)論文集[C];2011年

相關博士學位論文 前4條

1 王仲;時序電路測試產(chǎn)生中一些關鍵技術的研究[D];中國科學院研究生院（計算技術研究所）;1999年

2 許川佩;時序電路測試生成算法研究[D];西安電子科技大學;2006年

3 李智;基于螞蟻算法的時序電路測試生成研究[D];電子科技大學;2003年

4 丁敏;可滿足性問題算法研究以及在時序電路等價驗證中的應用[D];復旦大學;2005年

相關碩士學位論文 前10條

1 李新偉;抗輻射PWM DPS時序電路的研究[D];天津大學;2014年

2 王瑞;部分實現(xiàn)時序電路的等價性驗證[D];蘭州大學;2008年

3 高秋紅;時序電路的功能驗證方法和技術研究[D];北京交通大學;2006年

4 胡紅明;時序電路專用測試系統(tǒng)的設計與實現(xiàn)[D];西北工業(yè)大學;2005年

5 梅鳳娜;三值鐘控絕熱時序電路研究[D];寧波大學;2012年

6 劉倩;基于并聯(lián)取小時鐘結(jié)構(gòu)的ECL時序電路設計研究[D];浙江大學;2008年

7 姜維軍;BiCMOS時序電路設計[D];杭州師范大學;2010年

8 鄭雪松;基于絕熱多米諾邏輯的多值時序電路研究[D];寧波大學;2014年

9 黃雪維;SRAM時序信息提取技術研究[D];浙江大學;2010年

10 陳思成;同步時序電路故障模擬系統(tǒng)的設計與實現(xiàn)[D];中國科學院研究生院（計算技術研究所）;1998年

，

本文編號：2117298