本文選題：RapidIO + 交換��； 參考：《東南大學(xué)》2016年碩士論文

【摘要】：在近幾十年里,由總線頻率表征的CPU可用總線帶寬和由時(shí)鐘頻率表征的CPU機(jī)能之間的差距在不停變大,互連總線是制約處理系統(tǒng)和快速運(yùn)算成長(zhǎng)的關(guān)鍵因素。為了解決這一問題,RapidIO技術(shù)應(yīng)運(yùn)而生。同時(shí),伴隨著大數(shù)據(jù)時(shí)代信息的極速膨脹,以及用戶對(duì)移動(dòng)多媒體業(yè)務(wù)需求的與日俱增,傳統(tǒng)的點(diǎn)對(duì)點(diǎn)單播技術(shù)已經(jīng)無(wú)法滿足數(shù)據(jù)傳輸?shù)男枨�。而點(diǎn)對(duì)多點(diǎn)的多播技術(shù)可以通過單次傳輸實(shí)現(xiàn)同時(shí)為多個(gè)用戶供應(yīng)相同的多播數(shù)據(jù)業(yè)務(wù),實(shí)現(xiàn)網(wǎng)絡(luò)資源共享,提高網(wǎng)絡(luò)資源利用率,同時(shí)還降低了能量消耗。若說(shuō)RapidIO交換芯片實(shí)現(xiàn)了數(shù)據(jù)的交互傳輸,那多播模塊就讓數(shù)據(jù)的傳輸更加的高效。因此,多播模塊是RapidIO交換芯片的重要模塊,多播模塊驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)對(duì)RapidIO交換芯片研究具有重要意義。本文采用基于仿真的動(dòng)態(tài)驗(yàn)證法,首先設(shè)計(jì)搭建驗(yàn)證平臺(tái),根據(jù)多播模塊功能特性設(shè)計(jì)驗(yàn)證向量,并對(duì)每條驗(yàn)證向量設(shè)計(jì)驗(yàn)證方法,在已有平臺(tái)上進(jìn)行仿真,通過觀察仿真生成波形文件得出驗(yàn)證結(jié)果,最終實(shí)現(xiàn)對(duì)整個(gè)多播模塊的功能驗(yàn)證。本文使用Verilog HDL作為平臺(tái)搭建和激勵(lì)輸入的語(yǔ)言,使用VCS作為模擬仿真的工具。在驗(yàn)證平臺(tái)的設(shè)計(jì)中,使用外部端點(diǎn)器件作為包發(fā)送的供體與包接收的載體,多播模塊作為待測(cè)模塊(DUT,Design Under Test),通過外部端點(diǎn)器件產(chǎn)生并發(fā)送數(shù)據(jù)包,多播模塊實(shí)現(xiàn)包的多播傳輸功能,再通過外部端點(diǎn)器件來(lái)接收和分解數(shù)據(jù)包。本文的驗(yàn)證平臺(tái)主要由外部端點(diǎn)器件構(gòu)成,外部端點(diǎn)器件由四部分組成：物理層模塊、緩沖層模塊、邏輯層模塊和寄存器管理模塊。本文使用五條testcase作為激勵(lì)輸入到驗(yàn)證平臺(tái)端點(diǎn)器件中,使用軟件進(jìn)行動(dòng)態(tài)模擬仿真,得出波形和日志文件,通過分析波形和日志文件得出驗(yàn)證結(jié)果,最終成功實(shí)現(xiàn)對(duì)多播模塊的驗(yàn)證。最后,本文對(duì)多播模塊進(jìn)行了覆蓋率搜集,得出覆蓋率統(tǒng)計(jì)結(jié)果,包括代碼覆蓋率和功能覆蓋率。本課題所研究的多播模塊驗(yàn)證方法已應(yīng)用于RapidIO交換芯片的設(shè)計(jì),相關(guān)的驗(yàn)證方法可以為其它類型的交換芯片設(shè)計(jì)提供借鑒和參考。
[Abstract]:In recent decades, the gap between the available bus bandwidth of CPU represented by bus frequency and the function of CPU represented by clock frequency has been increasing continuously. Interconnection bus is the key factor restricting the growth of processing system and fast operation. In order to solve this problem, RapidIO technology came into being. At the same time, with the rapid expansion of information in the big data era and the increasing demand for mobile multimedia services, the traditional point-to-point unicast technology has been unable to meet the demand of data transmission. The point to multipoint multicast technology can simultaneously supply the same multicast data services to multiple users through single transmission, realize network resource sharing, improve the utilization of network resources, and reduce the energy consumption at the same time. If the RapidIO switch chip realizes the interactive transmission of data, then the multicast module makes the data transmission more efficient. Therefore, multicast module is an important module of RapidIO switching chip. The design and implementation of multicast module verification is of great significance to the research of RapidIO switching chip. In this paper, the dynamic verification method based on simulation is adopted. Firstly, the verification platform is designed and built, and the verification vector is designed according to the function characteristics of the multicast module, and each verification vector is designed and verified on the existing platform. Finally, the function verification of the whole multicast module is realized by observing and generating waveform files. In this paper, Verilog HDL is used as the language of platform construction and excitation input, and VCS is used as simulation tool. In the design of the verification platform, the external endpoint device is used as the carrier of packet sending and packet receiving, and the multicast module is used as the test module to generate and send data packets through the external endpoint device. The multicast module realizes the multicast transmission function, and then receives and decomposes the data packet through the external endpoint device. The verification platform consists of four parts: physical layer module, buffer layer module, logic layer module and register management module. In this paper, five testcase are used as the excitation input to the endpoint device of the verification platform, and the dynamic simulation is carried out by using the software. The waveform and log file are obtained, and the verification results are obtained by analyzing the waveform and the log file. Finally, the multicast module is verified successfully. Finally, this paper collects the coverage of multicast module, and gets the results of coverage statistics, including code coverage and function coverage. The multicast module verification method studied in this paper has been applied to the design of RapidIO switching chip. The related verification methods can provide reference and reference for the design of other switching chips.
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN402

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 崔維嘉,樊少杰;新一代的總線結(jié)構(gòu)──RapidIO[J];通信技術(shù);2001年04期

2 尹亞明,李瓊,郭御風(fēng),劉光明;新型高性能RapidIO互連技術(shù)研究[J];計(jì)算機(jī)工程與科學(xué);2004年12期

3 ;新型RapidIO器件實(shí)現(xiàn)高速靈活網(wǎng)絡(luò)交換[J];電子設(shè)計(jì)技術(shù);2006年07期

4 Robert Oshana;;嵌入式系統(tǒng)的序列RapidIO架構(gòu)[J];電子與電腦;2007年11期

5 Tom Cox;;以太網(wǎng)與RapidIO的對(duì)比[J];電子設(shè)計(jì)應(yīng)用;2007年06期

6 章樂;李雅靜;倪明;柴小雨;;一種基于RapidIO接口的嵌入式系統(tǒng)[J];計(jì)算機(jī)工程;2008年S1期

7 謝智勇;羅明;蔣俊;;串行RapidIO驗(yàn)證模型[J];計(jì)算機(jī)工程;2008年S1期

8 鄧豹;趙小冬;;基于串行RapidIO的嵌入式互連研究[J];航空計(jì)算技術(shù);2008年03期

9 劉明雷;陳磊;沈文楓;徐煒民;鄭衍衡;;基于RapidIO的單邊通信接口的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)應(yīng)用與軟件;2009年05期

10 梁基;金亨科;徐煒民;鄭衍衡;沈文楓;;基于RapidIO的高性能通信接口的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)應(yīng)用與軟件;2009年07期

相關(guān)會(huì)議論文 前5條

1 萬(wàn)留進(jìn);宿紹瑩;陳曾平;;串行RapidIO互連技術(shù)研究與實(shí)現(xiàn)[A];全國(guó)第二屆信號(hào)處理與應(yīng)用學(xué)術(shù)會(huì)議�？痆C];2008年

2 劉芳;于禮華;李方偉;李強(qiáng);;基于FPGA的RapidIO總線技術(shù)研究與實(shí)現(xiàn)[A];第二十七屆中國(guó)（天津）2013IT、網(wǎng)絡(luò)、信息技術(shù)、電子、儀器儀表創(chuàng)新學(xué)術(shù)會(huì)議論文集[C];2013年

3 陳小波;胡封林;陳吉華;;一種應(yīng)用于串行RapidIO的8B10B編解碼器的設(shè)計(jì)[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

4 胡善清;龍騰;;基于cPCI平臺(tái)的串行RapidIO網(wǎng)絡(luò)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[A];第三屆全國(guó)嵌入式技術(shù)和信息處理聯(lián)合學(xué)術(shù)會(huì)議論文集[C];2009年

5 李曉歡;胡封林;劉仲;亓磊;;一種高速串行RapidIO時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

相關(guān)重要報(bào)紙文章 前7條

1 ;RapidIO網(wǎng)絡(luò)的互連技術(shù)[N];科技日?qǐng)?bào);2000年

2 ;IDT推出針對(duì)嵌入式市場(chǎng)的串行RapidIO[N];電子資訊時(shí)報(bào);2007年

3 李明琪;水乳交融的格斗[N];計(jì)算機(jī)世界;2002年

4 廣東 邱曉光;未來(lái)的高速總線：3GIO[N];電腦報(bào);2001年

5 ;PCI集團(tuán)向通信OEM推廣Express[N];計(jì)算機(jī)世界;2003年

6 ;能提高信號(hào)完整性[N];中國(guó)計(jì)算機(jī)報(bào);2006年

7 記者 王翌;網(wǎng)絡(luò)芯片強(qiáng)調(diào)“智能”[N];計(jì)算機(jī)世界;2004年

相關(guān)碩士學(xué)位論文 前10條

1 劉倩茹;基于RapidIO的高速傳輸接口的研究與設(shè)計(jì)[D];華北電力大學(xué);2012年

2 袁偉;基于RapidIO的高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)與研究[D];中國(guó)地質(zhì)大學(xué)(北京);2015年

3 陳靜;基于FPGA的RapidIO和萬(wàn)兆以太網(wǎng)路由控制器設(shè)計(jì)[D];復(fù)旦大學(xué);2014年

4 黃靖媛;高速串行接口RapidIO的設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2015年

5 劉升財(cái);ATCA平臺(tái)上的RapidIO鏈路設(shè)計(jì)與分析[D];電子科技大學(xué);2014年

6 王怡然;RapidIO在實(shí)時(shí)信號(hào)處理機(jī)中的應(yīng)用研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

7 高新軍;面向RapidIO的AXI總線與YHFT_DSPXNAC總線的轉(zhuǎn)接橋設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

8 林國(guó)歡;X-DSP RapidIO-AXI橋接部件的設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

9 單強(qiáng);RapidIO交換機(jī)總線功能模型的設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2015年

10 任雪倩;串行RapidIO物理層數(shù)字系統(tǒng)設(shè)計(jì)[D];北京交通大學(xué);2016年

，

本文編號(hào)：2103328