本文選題：FPGA + 可重構(gòu)��； 參考：《合肥工業(yè)大學(xué)》2015年碩士論文

【摘要】：由于FPGA在電路設(shè)計(jì)中,具有高度靈活性以及高效性,其應(yīng)用變得越來越廣泛。SRAM型FPGA具有性能好、密度高、成本低、可編程效果突出等優(yōu)點(diǎn),運(yùn)用FPGA設(shè)計(jì)電路能夠有效地縮短設(shè)計(jì)周期、降低設(shè)計(jì)成本,并且可以在軌修改設(shè)計(jì),備受空間應(yīng)用設(shè)計(jì)者的高度青睞。但是由于FPGA本身的結(jié)構(gòu)功能特點(diǎn),易遭受外界的影響(如輻射、高能粒子轟擊等),使其產(chǎn)生翻轉(zhuǎn),造成電路結(jié)構(gòu)和功能性錯(cuò)誤及引發(fā)故障。對(duì)于環(huán)境條件惡劣的太空環(huán)境,如果不采取一定措施對(duì)FPGA電路進(jìn)行容錯(cuò)加固,其可靠性將得不到保障,一旦發(fā)生故障有可能帶來災(zāi)難性的后果。FGPA動(dòng)態(tài)可重構(gòu)功能的出現(xiàn)及應(yīng)用,則為提高FPGA電路的可靠性提供了有效的解決方案。目前,FPGA的動(dòng)態(tài)可重構(gòu)技術(shù)已經(jīng)越趨成熟,基于FPGA的高可靠性容錯(cuò)系統(tǒng)設(shè)計(jì)的研究具有重要意義。FPGA的容錯(cuò)加固不可避免的會(huì)帶來額外的硬件資源開銷和時(shí)間開銷。為了降低系統(tǒng)的生產(chǎn)成本以及保持系統(tǒng)運(yùn)行的連續(xù)性,應(yīng)在保障可靠性的前提下,盡可能降低系統(tǒng)的硬件資源開銷及時(shí)間開銷。本文在基于FPGA的動(dòng)態(tài)可重構(gòu)技術(shù)的基礎(chǔ)上,提出了一種低開銷的容錯(cuò)系統(tǒng)設(shè)計(jì)方案,主要工作如下：(1)分析了FPGA在惡劣環(huán)境下發(fā)生錯(cuò)誤的原因及危害,同時(shí)闡明了相關(guān)的常用容錯(cuò)加固技術(shù)。(2)在前人研究的基礎(chǔ)上,提出了一種低開銷的可重構(gòu)容錯(cuò)系統(tǒng)的設(shè)計(jì)方案,采用雙模冗余作為加固手段、以校驗(yàn)配置位作為故障定位措施、以動(dòng)態(tài)重配置作為故障修復(fù)方法。(3)通過電路實(shí)現(xiàn),計(jì)算并得出系統(tǒng)硬件資源開銷大小,并與其它可重構(gòu)容錯(cuò)系統(tǒng)做開銷對(duì)比。在對(duì)比結(jié)果中,本文系統(tǒng)在保持可靠性和較低時(shí)間開銷的基礎(chǔ)上,進(jìn)一步將系統(tǒng)硬件資源開銷降低了140slices。
[Abstract]:Because FPGA has high flexibility and high efficiency in circuit design, it has become more and more widely used in SRAM type FPGA with good performance, high density, low cost, outstanding programmable effect and so on. Using FPGA to design the circuit can effectively shorten the design cycle, reduce the design cost, and can modify the design in orbit, which is highly favored by space application designers. However, FPGA is vulnerable to external influence (such as radiation, high-energy particle bombardment, etc.) because of its structural and functional characteristics, which makes it flip, causing circuit structure and functional errors and causing faults. The reliability of FPGA circuits will not be guaranteed if some measures are not taken to strengthen the fault-tolerant FPGA circuits in the space environment with poor environment conditions. Once the failure occurs, it may bring disastrous consequences. The appearance and application of FGPA dynamic reconfigurable function. It provides an effective solution for improving the reliability of FPGA circuit. At present, the dynamic reconfigurable technology of FPGA has become more and more mature. The research on the design of high reliability fault-tolerant system based on FPGA is of great significance. The fault-tolerant reinforcement of FPGA will inevitably bring additional hardware resources and time overhead. In order to reduce the production cost of the system and maintain the continuity of the system operation, the hardware resource and time cost of the system should be reduced as much as possible under the premise of ensuring the reliability. On the basis of the dynamic reconfigurable technology based on FPGA, this paper proposes a low overhead fault-tolerant system design scheme. The main work is as follows: (1) the causes and harm of FPGA errors in bad environment are analyzed. At the same time, some commonly used fault-tolerant reinforcement techniques are expounded. (2) based on the previous researches, a design scheme of a low-overhead reconfigurable fault-tolerant system is proposed, in which dual-mode redundancy is used as reinforcement method and checkout bit is used as fault location measure. Dynamic reconfiguration is used as the fault repair method. (3) the hardware resource overhead of the system is calculated by circuit and compared with that of other reconfigurable fault-tolerant systems. The comparison results show that the hardware resource overhead of the system is further reduced by 140 slices on the basis of maintaining reliability and low time cost.
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN791

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 聶剛,卿秀華;基于集群的服務(wù)器容錯(cuò)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J];武漢科技學(xué)院學(xué)報(bào);2001年04期

2 郭亮,唐稚松;三機(jī)冗余容錯(cuò)系統(tǒng)的描述和驗(yàn)證[J];軟件學(xué)報(bào);2003年01期

3 萬瑋,楊志義;分布式計(jì)算集群容錯(cuò)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)工程與設(shè)計(jì);2005年10期

4 郭成昊;劉鳳玉;;自恢復(fù)容錯(cuò)系統(tǒng)的模型和分析[J];計(jì)算機(jī)科學(xué);2006年11期

5 郭成昊;劉鳳玉;;自恢復(fù)容錯(cuò)系統(tǒng)的建模與分析[J];中國工程科學(xué);2007年10期

6 張翰英;;必須加速發(fā)展實(shí)用性的容錯(cuò)系統(tǒng)[J];控制工程;1986年04期

7 唐躍平;;單片三機(jī)容錯(cuò)系統(tǒng)初探[J];水利水文自動(dòng)化;1993年01期

8 呂克;容錯(cuò)系統(tǒng)>高可用系統(tǒng)[J];中國計(jì)算機(jī)用戶;1999年17期

9 陳勝功,宋子善;容錯(cuò)系統(tǒng)中的自校驗(yàn)技術(shù)及實(shí)現(xiàn)方法[J];電子技術(shù)應(yīng)用;2000年07期

10 王峰;一種網(wǎng)絡(luò)服務(wù)器冗余容錯(cuò)系統(tǒng)在證券業(yè)中的設(shè)計(jì)與實(shí)現(xiàn)[J];應(yīng)用科技;2002年07期

相關(guān)會(huì)議論文 前3條

1 吳斌;高瓏;;軟件雙冗余容錯(cuò)系統(tǒng)的容錯(cuò)能力和性能分析[A];第15屆全國信息存儲(chǔ)技術(shù)學(xué)術(shù)會(huì)議論文集[C];2008年

2 劉璧怡;吳智博;景維鵬;;一種基于馬爾可夫鏈的容錯(cuò)系統(tǒng)可靠性評(píng)估方法[A];第十四屆全國容錯(cuò)計(jì)算學(xué)術(shù)會(huì)議(CFTC'2011)論文集[C];2011年

3 肖松;李躍華;張金林;;基于FPGA局部動(dòng)態(tài)可重構(gòu)的抗SEU容錯(cuò)系統(tǒng)研究[A];教育部中南地區(qū)高等學(xué)校電子電氣基礎(chǔ)課教學(xué)研究會(huì)第二十屆學(xué)術(shù)年會(huì)會(huì)議論文集（下冊(cè)）[C];2010年

相關(guān)博士學(xué)位論文 前1條

1 王健;容錯(cuò)系統(tǒng)中實(shí)時(shí)任務(wù)調(diào)度和負(fù)載均衡算法研究[D];浙江大學(xué);2009年

相關(guān)碩士學(xué)位論文 前10條

1 譚龍生;一種基于FPGA的低開銷可重構(gòu)容錯(cuò)系統(tǒng)設(shè)計(jì)[D];合肥工業(yè)大學(xué);2015年

2 熊國平;容錯(cuò)系統(tǒng)中故障檢測(cè)與同步功能的建模[D];湖北大學(xué);2011年

3 于愛華;分布式實(shí)時(shí)容錯(cuò)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];大連理工大學(xué);2010年

4 王麗華;計(jì)算機(jī)容錯(cuò)系統(tǒng)的體系結(jié)構(gòu)與安全性研究[D];西南交通大學(xué);2002年

5 隗中霞;容錯(cuò)系統(tǒng)中故障診斷與故障恢復(fù)功能的建模[D];湖北大學(xué);2011年

6 張?bào)K先;嵌入式實(shí)時(shí)容錯(cuò)系統(tǒng)的研究與實(shí)現(xiàn)[D];電子科技大學(xué);2006年

7 李肖;機(jī)群容錯(cuò)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];大連理工大學(xué);2008年

8 高桂軍;數(shù)字電路多目標(biāo)在線進(jìn)化及異構(gòu)容錯(cuò)系統(tǒng)設(shè)計(jì)[D];南京航空航天大學(xué);2008年

9 張建友;基于Linux多節(jié)點(diǎn)容錯(cuò)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];大連理工大學(xué);2007年

10 劉晶晶;分布式多節(jié)點(diǎn)容錯(cuò)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];大連理工大學(xué);2009年

，

本文編號(hào)：2081687