本文選題：異步 + 數(shù)字斜坡　； 參考：《微電子學(xué)》2017年02期

【摘要】：設(shè)計(jì)了一個(gè)5位330 MS/s的異步數(shù)字斜坡模數(shù)轉(zhuǎn)換器(ADC)。采用中芯國(guó)際55nm工藝和Cadence Virtuoso軟件,對(duì)電路進(jìn)行設(shè)計(jì)和仿真。供電電源為1.2V,改進(jìn)后的延遲單元將延遲時(shí)間縮短到50ps。另外,該電路中的比較器采用自動(dòng)關(guān)閉方式,節(jié)省了功耗。輸入電壓峰峰值為0.4V時(shí),仿真得到信噪失真比(SNDR)為28.19dB,有效位(ENOB)為4.39位,無(wú)雜散噪聲動(dòng)態(tài)范圍(SFDR)為35.87dB,信噪比(SNR)為31.47dB。
[Abstract]:An asynchronous digital ramp A / D converter (ADC) with 5 bits 330 MS / s is designed. The circuit is designed and simulated by SMIC 55nm process and 55nm Virtuoso software. The power supply is 1.2 V, and the delay time is reduced to 50 PS by the improved delay unit. In addition, the comparator in this circuit adopts automatic closing mode, which saves power consumption. When the peak value of input voltage is 0.4 V, the signal-to-noise distortion ratio (SNDR) is 28.19 dB, the effective bit (ENOB) is 4.39 bits, the dynamic range without stray noise (SFDR) is 35.87 dB, and the signal-to-noise ratio (SNR) is 31.47 dB.
【作者單位】： 同濟(jì)大學(xué)電子與信息工程學(xué)院;
【分類號(hào)】：TN792

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 ;最小的核磁共振設(shè)備 采用CMOS工藝使體積縮小為1/40，重量減輕為1/60[J];電子設(shè)計(jì)應(yīng)用;2008年05期

2 李波;呂堅(jiān);蔣亞東;;一種基于0.5μmCMOS工藝的補(bǔ)償型電流控制振蕩器設(shè)計(jì)[J];電子器件;2009年01期

3 陳裕權(quán);;采用CMOS工藝的24GHz全集成功放[J];半導(dǎo)體信息;2006年01期

4 徐靜萍;;基于CMOS工藝的高精度過(guò)溫保護(hù)電路的設(shè)計(jì)[J];西安郵電學(xué)院學(xué)報(bào);2006年05期

5 劉奎偉,韓鄭生,錢鶴,陳則瑞,于洋,饒競(jìng)時(shí),仙文嶺;兼容標(biāo)準(zhǔn)CMOS工藝的高壓器件設(shè)計(jì)與模擬[J];半導(dǎo)體學(xué)報(bào);2003年07期

6 陳弘達(dá),孫增輝,毛陸虹,崔增文,高鵬,陳永權(quán),申榮鉉;與CMOS工藝兼容的硅基光發(fā)射器件研究進(jìn)展[J];光電子·激光;2003年03期

7 張鵬南;;基于CMOS工藝時(shí)鐘產(chǎn)生電路的設(shè)計(jì)[J];煤炭技術(shù);2010年03期

8 張俊安;陳良;楊毓軍;張瑞濤;王友華;余金山;;一種基于0.18μm CMOS工藝的上電復(fù)位電路[J];微電子學(xué);2012年02期

9 P.S.Winokur ,郭樹田;抗輻照硅柵CMOS工藝的最佳條件及控制[J];微電子學(xué);1986年05期

10 王清華;LSI展示下一代0.25微米CMOS工藝[J];世界電子元器件;1997年06期

相關(guān)會(huì)議論文 前1條

1 代文亮;李征帆;;基于CMOS工藝芯片互連線的全電荷格林函數(shù)法分析與測(cè)試[A];2003'全國(guó)微波毫米波會(huì)議論文集[C];2003年

相關(guān)重要報(bào)紙文章 前1條

1 ;光通信芯片將趨向于采用CMOS工藝[N];中國(guó)電子報(bào);2009年

相關(guān)博士學(xué)位論文 前3條

1 余振興;CMOS工藝毫米波低噪放和混頻器的研究與設(shè)計(jì)[D];東南大學(xué);2015年

2 陳波;基于CMOS工藝的毫米波發(fā)射機(jī)芯片設(shè)計(jì)[D];華東師范大學(xué);2016年

3 姜玉稀;深亞微米CMOS工藝下全芯片ESD設(shè)計(jì)與仿真的研究[D];上海大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 黃鵬;基于CMOS工藝的變壓器耦合毫米波功率放大器芯片設(shè)計(jì)[D];電子科技大學(xué);2014年

2 孫建偉;基于CMOS工藝的低壓差線性穩(wěn)壓器的研究與設(shè)計(jì)[D];北京理工大學(xué);2016年

3 柳衛(wèi)天;基于CMOS工藝的太赫茲成像芯片研究[D];東南大學(xué);2016年

4 吳笑;0.18μm CMOS工藝的6.25Gb/s自適應(yīng)判決反饋均衡器的研究與設(shè)計(jì)[D];東南大學(xué);2015年

5 賀永勝;基于0.18μm CMOS工藝的高速前饋均衡器的設(shè)計(jì)及數(shù)字鎖相環(huán)的研究[D];東南大學(xué);2015年

6 李美宏;基于CMOS工藝高穩(wěn)定性低壓差線性穩(wěn)壓器的設(shè)計(jì)[D];黑龍江大學(xué);2016年

7 龍暉;基于CMOS工藝的鎖相環(huán)頻率合成器設(shè)計(jì)[D];湖南大學(xué);2007年

8 李偉光;基于CMOS工藝的低壓差線性穩(wěn)壓器研究[D];西安科技大學(xué);2009年

9 顧今龍;標(biāo)準(zhǔn)數(shù)字CMOS工藝下視頻模擬前端IP核的設(shè)計(jì)[D];復(fù)旦大學(xué);2009年

10 萬(wàn)求真;基于0.18μm CMOS工藝的高性能上混頻器設(shè)計(jì)[D];湖南大學(xué);2010年

，

本文編號(hào)：2076696