本文選題：查找表 + 記憶多項(xiàng)式�。� 參考：《華南理工大學(xué)》2015年碩士論文

【摘要】：隨著數(shù)字預(yù)失真技術(shù)(Digital Predistortion,DPD)的不斷發(fā)展,基于記憶多項(xiàng)式模型(Memory Polynomial,MP)的數(shù)字預(yù)失真技術(shù)因其具有補(bǔ)償精度高、自適應(yīng)跟蹤、實(shí)現(xiàn)難度低等諸多優(yōu)點(diǎn),在基帶預(yù)失真技術(shù)領(lǐng)域引起廣泛關(guān)注,成為功放線(xiàn)性化的首選方案。記憶多項(xiàng)式模型的非線(xiàn)性階數(shù)和記憶深度設(shè)定得越大,可以獲得更好的功放建模和非線(xiàn)性補(bǔ)償效果。但會(huì)導(dǎo)致模型的復(fù)雜度上升,需要提取的模型參數(shù)較多,參數(shù)提取算法也較復(fù)雜。為解決模型復(fù)雜度和性能之間的矛盾,本文提出了查找表級(jí)聯(lián)多級(jí)記憶多項(xiàng)式模型(Look-Up Table cascaded Multi-Stage Memory Polynomial,LUT-MSMP),對(duì)功率放大器進(jìn)行建模,在保證較高的建模精度同時(shí)降低模型的復(fù)雜度�；贚UT-MSMP模型構(gòu)建數(shù)字預(yù)失真器,在降低復(fù)雜度的情況下,實(shí)現(xiàn)較好的非線(xiàn)性補(bǔ)償效果。為了驗(yàn)證LUT-MSMP模型的有效性,本文首先在Matlab/Simulink中對(duì)功率放大器進(jìn)行建模,選擇基于NXP半導(dǎo)體公司LDMOS場(chǎng)效應(yīng)晶體管的功率放大器作為建模對(duì)象,仿真結(jié)果表明該模型對(duì)功率放大器的建模精度達(dá)到-39.27 d B的水平,與記憶多項(xiàng)式模型相比,模型參數(shù)個(gè)數(shù)減少15個(gè),復(fù)雜度降低50%;對(duì)比前向串聯(lián)雙箱FTNTB(Forward Twin Nonlinear Two-Box)模型,模型參數(shù)減少3個(gè),復(fù)雜度降低16%,而建模精度歸一化均方誤差達(dá)到與之相當(dāng)?shù)乃?即-39.27 d B。其次,為了驗(yàn)證使用該模型作為預(yù)失真器的性能,本文使用帶寬5MHz的WCDMA(Wideband Code Division Multiple Access)信號(hào)進(jìn)行仿真測(cè)試,測(cè)得在輸出信號(hào)偏移中心頻率-5MHz處的鄰道功率抑制比(Adjacent Channel Power Ratio,ACPR)為-53.64 d B,+5MHz處的ACPR達(dá)到-53.56 d B的水平,相比記憶多項(xiàng)式模型,ACPR有5d B的提升,而復(fù)雜度卻下降了26.7%;相比FTNTB模型,ACPR有了1.2d B的提升,復(fù)雜度降低8%。最后為了驗(yàn)證該模型在實(shí)際電路中的資源占用情況,在FPGA實(shí)現(xiàn)了預(yù)失真器模塊的電路,從綜合軟件的資源報(bào)告可以看出,該模型使用2785個(gè)邏輯宏單元LE,占用3072bits的隨機(jī)存取存儲(chǔ)器RAM。本文的研究工作為低復(fù)雜度的功率放大器建模提供了一種新的參考模型,并為低復(fù)雜度、高性能數(shù)字預(yù)失真器設(shè)計(jì)提供了一定的參考。
[Abstract]:闅忕潃鏁板瓧棰勫け鐪熸妧鏈，

本文編號(hào)：1873253