本文選題：納米混合電路 + 缺陷無意識(shí)�。� 參考：《計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào)》2017年11期

【摘要】：針對(duì)CMOS/納米混合電路(CMOL)中器件高缺陷率的問題,提出一種基于無缺陷單元區(qū)域提取的缺陷無意識(shí)容錯(cuò)映射方法.首先采用最小邏輯單元和納米二極管協(xié)同檢測(cè)加速提取出CMOL陣列中無缺陷單元所在區(qū)域;然后采用進(jìn)化算法進(jìn)行無缺陷區(qū)域的CMOL單元映射,通過設(shè)計(jì)選擇策略、適值函數(shù)以及精英策略模擬生物進(jìn)化的過程對(duì)解進(jìn)行全局搜索改進(jìn)解的質(zhì)量.實(shí)驗(yàn)結(jié)果表明,該方法在求解速度和線長上有較大的提升.
[Abstract]:In order to solve the problem of high defect rate in CMOS/ nano-hybrid circuits, a fault unconscious fault tolerant mapping method based on the region extraction of defect free cells is proposed. In this paper, the minimum logic unit and nanodiode cooperative detection are used to accelerate the extraction of the defect free area in CMOL array, and then the evolutionary algorithm is used to map the CMOL element of the defect free region, and the selection strategy is designed. The fitness function and elitist strategy are used to simulate the process of biological evolution and the quality of solution is improved by global search. The experimental results show that this method can improve the solution speed and line length greatly.
【作者單位】： 寧波大學(xué)信息科學(xué)與工程學(xué)院;
【基金】：國家自然科學(xué)基金(61571248)
【分類號(hào)】：TN407

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 郭斌林,童家榕;一種基于擴(kuò)展查詢表的可編程邏輯單元[J];計(jì)算機(jī)學(xué)報(bào);2003年10期

2 何榮超;標(biāo)準(zhǔn)邏輯圖形符號(hào)應(yīng)用中的若干概念問題[J];電工教學(xué);1992年03期

3 翟德福;二進(jìn)制邏輯單元圖形符號(hào)一型多圖的成因[J];電子標(biāo)準(zhǔn)化與質(zhì)量;1995年01期

4 梁惠來,郭維廉,張世林,牛萍娟,鐘鳴,齊海濤;光控單穩(wěn)-雙穩(wěn)轉(zhuǎn)換邏輯單元(英文)[J];半導(dǎo)體學(xué)報(bào);2004年02期

5 倪剛;來金梅;童家榕;;一種基于圖模式匹配的邏輯單元映射算法[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2006年12期

6 Tim Saxe ,Brian Faith;見微知著:看FPGA小型化[J];中國集成電路;2005年02期

7 潘海祥;居水榮;;異步零協(xié)議算術(shù)邏輯單元的設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2008年08期

8 朱一杰,張曦,俞軍;算術(shù)邏輯單元的優(yōu)化設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2004年09期

9 尹全英;何利民;;電氣制圖與識(shí)圖(十三)[J];電工技術(shù);1991年01期

10 于敦山,沈緒榜,方晨;高性能FPGA設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);1997年06期

相關(guān)重要報(bào)紙文章 前2條

1 成都 學(xué)友 編譯;新型PIC10(L)F320/322單片機(jī)可配置的邏輯單元CLC(上)[N];電子報(bào);2011年

2 本報(bào)記者 李映;FPGA：縱向創(chuàng)新與橫向整合引領(lǐng)變革[N];中國電子報(bào);2014年

相關(guān)博士學(xué)位論文 前8條

1 雷蕾;基于標(biāo)準(zhǔn)邏輯單元的全光可編程邏輯陣列[D];華中科技大學(xué);2014年

2 章淳;針對(duì)FPGA復(fù)雜可編程邏輯單元的快速布爾匹配方法研究[D];復(fù)旦大學(xué);2011年

3 谷志遠(yuǎn);基于納米線的光學(xué)微腔和納米激光器[D];哈爾濱工業(yè)大學(xué);2016年

4 袁文濤;外場(chǎng)環(huán)境下納米晶表面行為的原位電子顯微學(xué)研究[D];浙江大學(xué);2017年

5 蔣瑩瑩;液體透射電鏡技術(shù)對(duì)于金屬納米晶生長、刻蝕的原位研究[D];浙江大學(xué);2017年

6 任亞濤;金納米顆粒光熱參數(shù)重建及其在激光誘導(dǎo)熱療中的應(yīng)用[D];哈爾濱工業(yè)大學(xué);2017年

7 韋一;基于RTD的通用邏輯單元設(shè)計(jì)及其應(yīng)用[D];浙江大學(xué);2011年

8 李鵬;基于元構(gòu)件的FPGA硬件構(gòu)件設(shè)計(jì)技術(shù)研究[D];解放軍信息工程大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 余超凡;FPGA工藝映射算法的優(yōu)化研究[D];復(fù)旦大學(xué);2014年

2 王喬升;反熔絲FPGA邏輯單元庫的研究[D];電子科技大學(xué);2014年

3 孫金銀;基于時(shí)序等價(jià)性檢查的組合邏輯單元軟錯(cuò)誤可靠性分析[D];國防科學(xué)技術(shù)大學(xué);2011年

4 張作舟;DupPack裝箱方法和裝箱結(jié)果驗(yàn)證[D];復(fù)旦大學(xué);2012年

5 何步凱;一款FPGA中可編程邏輯單元的研究與設(shè)計(jì)[D];西安電子科技大學(xué);2012年

6 潘光華;0.18um FPGA可編程邏輯單元設(shè)計(jì)與實(shí)現(xiàn)[D];復(fù)旦大學(xué);2008年

7 李虎;FPGA裝箱算法的研究與優(yōu)化[D];西安電子科技大學(xué);2014年

8 邵峗;含宏模塊生成和處理的FPGA數(shù)字序列匹配邏輯單元映射算法的研究[D];復(fù)旦大學(xué);2010年

9 蔡丹;具有廣泛適應(yīng)性的高性能FPGA映射算法研究[D];復(fù)旦大學(xué);2008年

10 江峻;FDP FPGA芯片可編程邏輯單元建模與故障測(cè)試[D];復(fù)旦大學(xué);2010年

，

本文編號(hào)：1857080