本文選題：低延遲 + 硬件加速��； 參考：《鄭州大學(xué)》2017年碩士論文

【摘要】：隨著萬(wàn)兆以太網(wǎng)的出現(xiàn),鏈路中海量的數(shù)據(jù)傳輸對(duì)金融交易系統(tǒng)產(chǎn)生了巨大壓力,傳統(tǒng)的基于軟件或以軟件為核心的硬件加速技術(shù)已經(jīng)不能滿足服務(wù)器低延遲傳輸?shù)男枨�。因�?迫切需要找到一種能滿足數(shù)據(jù)實(shí)時(shí)傳輸?shù)慕鉀Q方案。經(jīng)查閱相關(guān)資料,采取既能滿足高效傳輸需求又能靈活配置的硬件加速平臺(tái)是解決問(wèn)題的關(guān)鍵。在方案設(shè)計(jì)時(shí),本文以網(wǎng)卡接收網(wǎng)絡(luò)數(shù)據(jù)包到把數(shù)據(jù)存入到主機(jī)內(nèi)存中的過(guò)程作為設(shè)計(jì)的對(duì)象。采用一種簡(jiǎn)化的設(shè)計(jì)方案,將傳輸過(guò)程中耗時(shí)較多的TC P/IP協(xié)議棧和加解密運(yùn)算從處理器的操作下釋放出來(lái),用硬件平臺(tái)實(shí)現(xiàn),以實(shí)現(xiàn)數(shù)據(jù)的低延遲傳輸。最后對(duì)方案進(jìn)行測(cè)試,用實(shí)際測(cè)試結(jié)果驗(yàn)證設(shè)計(jì)的合理性。根據(jù)以上情況,本文提出了一種基于FPGA的低延遲傳輸方案,將TCP/IP協(xié)議棧處理和加密運(yùn)算的過(guò)程在FPGA平臺(tái)上實(shí)現(xiàn),并采用高速總線技術(shù)實(shí)現(xiàn)F PGA平臺(tái)和服務(wù)器之間數(shù)據(jù)的高速傳輸。其中,TCP/IP協(xié)議棧的處理由TCP/IP卸載引擎IP核實(shí)現(xiàn),加解密過(guò)程采用DES模塊實(shí)現(xiàn),高速總線采用PCI-E接口總線。設(shè)計(jì)采用Xilinx公司的Vivado軟件作為開(kāi)發(fā)環(huán)境,以Modelism作為波形仿真工具。測(cè)試結(jié)果表明:DES模塊的硬件實(shí)現(xiàn)速率能夠達(dá)到16Gbps,延遲為64ns,PCI-E接口模塊的DMA讀寫(xiě)速率分別為318MB/s和476MB/s,延時(shí)為750ns,TOE核的延遲為190ns,系統(tǒng)總延遲為1.1us,系統(tǒng)的功耗為2.926W。與軟件方案相比,硬件方案在功耗和延遲上都有較大的優(yōu)勢(shì),具有很好的應(yīng)用前景。
[Abstract]:With the emergence of Gigabit Ethernet, the massive data transmission in the link has brought great pressure to the financial transaction system. The traditional hardware acceleration technology based on software or software as the core can no longer meet the demand of low delay transmission of server. Therefore, there is an urgent need to find a solution to meet the real-time data transmission. The key to solve the problem is to adopt a hardware acceleration platform which can meet the needs of efficient transmission and can be configured flexibly. In the design of the scheme, the process that the network card receives the network data packet and stores the data into the host memory is taken as the design object. In this paper, a simplified design scheme is adopted, which releases the TC P/IP stack and encryption and decryption operation from the operation of the processor during the transmission process, and realizes the data transmission with low delay on the hardware platform. Finally, the scheme is tested, and the rationality of the design is verified by the actual test results. According to the above situation, this paper proposes a low delay transmission scheme based on FPGA, which realizes the process of processing and encrypting the TCP/IP protocol stack on the FPGA platform. High-speed bus technology is used to realize high-speed data transmission between F PGA platform and server. The processing of TCP / IP stack is implemented by the IP core of TCP/IP unload engine, the encryption and decryption process is implemented by DES module, and the high-speed bus is implemented by PCI-E interface bus. The design adopts the Vivado software of Xilinx Company as the development environment and Modelism as the waveform simulation tool. The test results show that the hardware implementation rate of the 1: DES module can reach 16 Gbpss, the DMA reading and writing rate of the 64nsOP-PCI-E interface module is 318MB/s and 476MB / s, the delay is 190nsof 750nstoe core, the total delay of the system is 1.1usand the power consumption of the system is 2.926w. Compared with the software scheme, the hardware scheme has great advantages in power consumption and delay, and has a good application prospect.
【學(xué)位授予單位】：鄭州大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類(lèi)號(hào)】：TN919.6;TN791

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 ;無(wú)需更新驅(qū)動(dòng) 開(kāi)啟“硬件加速”[J];電腦愛(ài)好者;2011年06期

2 楊贊;程?hào)|年;王保進(jìn);;一種硬件加速型融合防火墻包處理流程的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)與現(xiàn)代化;2009年04期

3 丁浩;;數(shù)字信號(hào)處理系統(tǒng)的硬件加速設(shè)計(jì)[J];電子測(cè)量技術(shù);2010年12期

4 老范;壯壯;文杰;;硬件加速幫忙 高清轉(zhuǎn)碼無(wú)需漫長(zhǎng)等待——視頻編碼硬件加速全攻略[J];電腦愛(ài)好者;2011年17期

5 天涯衰草;;都是瀏覽器硬件加速惹的禍[J];電腦迷;2013年12期

6 王國(guó)華;劉志強(qiáng);馬紅光;馬猛;;基于硬件加速的快速傅里葉變換[J];航空計(jì)算技術(shù);2008年05期

7 韓鴻哲;畢學(xué)堯;;網(wǎng)絡(luò)入侵檢測(cè)硬件加速研究[J];信息安全與通信保密;2007年12期

8 萬(wàn)立夫;;開(kāi)啟硬件加速 體驗(yàn)完美高清電影[J];電腦迷;2014年05期

9 陳鵬;楊超;吳玲達(dá);;硬件加速的三維雷達(dá)作用范圍表現(xiàn)[J];國(guó)防科技大學(xué)學(xué)報(bào);2007年06期

10 ;盤(pán)點(diǎn)Google Chrome8八大新功能[J];計(jì)算機(jī)與網(wǎng)絡(luò);2010年20期

相關(guān)會(huì)議論文 前10條

1 張純;毛菁霞;張如鴻;孔伯虎;吳百鋒;彭澄廉;陳澤文;孫曉光;;基于硬件加速的可視化算法[A];全國(guó)第16屆計(jì)算機(jī)科學(xué)與技術(shù)應(yīng)用（CACIS）學(xué)術(shù)會(huì)議論文集[C];2004年

2 陳為;夏佳志;張龍;于洋;鄭文庭;彭群生;;一種統(tǒng)一的硬件加速自適應(yīng)EWA Splatting算法[A];中國(guó)計(jì)算機(jī)圖形學(xué)進(jìn)展2008--第七屆中國(guó)計(jì)算機(jī)圖形學(xué)大會(huì)論文集[C];2008年

3 戴志剛;;數(shù)據(jù)傳輸?shù)慕鉀Q方案[A];’2001天津信息技術(shù)、電子、儀器儀表學(xué)術(shù)會(huì)議論文集[C];2001年

4 李非;;淺談無(wú)線數(shù)據(jù)傳輸?shù)慕M網(wǎng)和應(yīng)用[A];天津市電視技術(shù)研究會(huì)2012年年會(huì)論文集[C];2012年

5 黃少杰;張曉瑩;鄒俊偉;;基于ZE5嵌入式開(kāi)發(fā)平臺(tái)的GPRS數(shù)據(jù)傳輸[A];2008通信理論與技術(shù)新進(jìn)展——第十三屆全國(guó)青年通信學(xué)術(shù)會(huì)議論文集（上）[C];2008年

6 刁兆坤;;支持高速數(shù)據(jù)傳輸?shù)腃DMA 1X EV-DO技術(shù)及演進(jìn)[A];2005'中國(guó)通信學(xué)會(huì)無(wú)線及移動(dòng)通信委員會(huì)學(xué)術(shù)年會(huì)論文集[C];2005年

7 孫文彬;杜志剛;賈萬(wàn)鵬;付志剛;;邯鋼鋼卷噴號(hào)機(jī)數(shù)據(jù)傳輸邏輯時(shí)序分析與改進(jìn)[A];全國(guó)冶金自動(dòng)化信息網(wǎng)2009年會(huì)論文集[C];2009年

8 陳宇曉;唐丹;孫穎銘;;基于CDMA的無(wú)線數(shù)據(jù)傳輸平臺(tái)[A];中國(guó)工程物理研究院科技年報(bào)（2005）[C];2005年

9 韋振錦;方華;成春艷;;三層結(jié)構(gòu)在醫(yī)保數(shù)據(jù)傳輸中的應(yīng)用[A];廣西計(jì)算機(jī)學(xué)會(huì)2007年年會(huì)論文集[C];2007年

10 吳慧倫;;數(shù)據(jù)傳輸終端設(shè)備的可靠性分析及設(shè)計(jì)[A];2009第十三屆全國(guó)可靠性物理學(xué)術(shù)討論會(huì)論文集[C];2009年

相關(guān)重要報(bào)紙文章 前10條

1 山西 王強(qiáng);被忽視的“硬件加速”[N];電腦報(bào);2003年

2 李剛;硬件加速也惹禍[N];中國(guó)電腦教育報(bào);2004年

3 一片楓葉;PureVideo HD硬件加速我也行[N];電腦報(bào);2008年

4 遼寧 耿呈剛;關(guān)于PowerDVD硬件加速[N];電腦報(bào);2004年

5 江蘇 徐海濤;給屏捕軟件增加錄像功能[N];電腦報(bào);2005年

6 記者 田學(xué)科;新方法可極大提高移動(dòng)自組織網(wǎng)效率[N];科技日?qǐng)?bào);2012年

7 記者　 邰舉;“拉托娜”加速芯片有望下半年上市[N];科技日?qǐng)?bào);2007年

8 凌曼文;您的心臟已經(jīng)聯(lián)網(wǎng)，數(shù)據(jù)傳輸中……[N];中國(guó)計(jì)算機(jī)報(bào);2007年

9 ;“芯”有靈犀一點(diǎn)通[N];中國(guó)電腦教育報(bào);2003年

10 曉峰;我國(guó)在CDMA數(shù)據(jù)傳輸核心設(shè)備領(lǐng)域爭(zhēng)得發(fā)言權(quán)[N];中國(guó)經(jīng)營(yíng)報(bào);2002年

相關(guān)博士學(xué)位論文 前10條

1 彭波;天文數(shù)據(jù)處理中硬件加速機(jī)制的關(guān)鍵技術(shù)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2016年

2 吳安;現(xiàn)場(chǎng)影像增強(qiáng)中的硬件加速機(jī)制研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2017年

3 王銳;電源網(wǎng)格快速建模與EDA工具的硬件加速技術(shù)研究[D];合肥工業(yè)大學(xué);2006年

4 任健康;信息物理系統(tǒng)高效數(shù)據(jù)傳輸和調(diào)度機(jī)制研究[D];大連理工大學(xué);2015年

5 褚少平;LHAASO WCDA讀出電子學(xué)時(shí)鐘同步與數(shù)據(jù)傳輸研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2017年

6 黃菲;寬帶微波毫米波信道測(cè)量及數(shù)據(jù)傳輸硬件平臺(tái)的研究[D];東南大學(xué);2017年

7 秦爽;資源受限機(jī)會(huì)網(wǎng)絡(luò)中的數(shù)據(jù)傳輸建模與分析[D];電子科技大學(xué);2012年

8 徐飛;藍(lán)牙數(shù)據(jù)傳輸增強(qiáng)技術(shù)研究及其基帶芯片設(shè)計(jì)實(shí)現(xiàn)[D];西安電子科技大學(xué);2013年

9 趙慧;機(jī)會(huì)網(wǎng)絡(luò)的數(shù)據(jù)傳輸與應(yīng)用研究[D];電子科技大學(xué);2013年

10 馬春梅;城市環(huán)境VANETs數(shù)據(jù)傳輸及智能安全行駛研究[D];電子科技大學(xué);2015年

相關(guān)碩士學(xué)位論文 前10條

1 趙劉威;基于FPGA的低延遲數(shù)據(jù)傳輸設(shè)計(jì)[D];鄭州大學(xué);2017年

2 楊天龍;GSM基站信息監(jiān)測(cè)移動(dòng)設(shè)備的硬件加速研究與實(shí)現(xiàn)[D];電子科技大學(xué);2015年

3 張媛;基于GPU硬件加速的三維重建算法研究[D];河北工業(yè)大學(xué);2015年

4 李函;基于FPGA的FAST協(xié)議解碼金融加速設(shè)計(jì)[D];上海交通大學(xué);2015年

5 王浩;異構(gòu)多核系統(tǒng)中關(guān)鍵算法的硬件加速引擎設(shè)計(jì)[D];合肥工業(yè)大學(xué);2016年

6 錢(qián)斌海;面向數(shù)據(jù)中心數(shù)據(jù)密集型應(yīng)用的I/O硬件加速技術(shù)研究[D];浙江大學(xué);2016年

7 高肖肖;雷達(dá)稀疏信號(hào)處理算法的硬件加速設(shè)計(jì)[D];西安電子科技大學(xué);2015年

8 徐圣凱;高清視頻監(jiān)控系統(tǒng)硬件加速編解碼的研究與應(yīng)用[D];南京理工大學(xué);2017年

9 萬(wàn)鵬鵬;基于硬件加速對(duì)提高人臉偵測(cè)效率的研究[D];蘇州大學(xué);2015年

10 李俊豐;圖象匹配應(yīng)用的硬件加速技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2006年

，

本文編號(hào)：1850200