本文選題：無結(jié)晶體管 + 閾值電壓提取　； 參考：《南京郵電大學》2015年碩士論文

【摘要】：隨著半導體技術(shù)的不斷進步,晶體管特征尺寸已縮短至納米范疇,當器件溝道長度小于10nm以后,制造溝道PN結(jié)的工藝變得更為困難�；谶@一問題,溝道和源漏摻雜類型相同的無結(jié)晶體管再一次被提出。閾值電壓是器件最重要的電學參數(shù),它在器件模擬和電路設(shè)計方面都起著舉足輕重的作用。本文在簡要介紹無結(jié)晶體管工作機理和優(yōu)勢的基礎(chǔ)上,深入研究了無結(jié)晶體管的閾值電壓提取方法、模型和新結(jié)構(gòu)。首先,分析總結(jié)了9類閾值電壓提取方法,分別利用它們提取了不同溝道長度FinFET和納米線無結(jié)晶體管的閾值電壓。提取結(jié)果表明:不同的閾值電壓提取方法的提取結(jié)果各不相同,并且有些閾值電壓提取方法不適用于提取短溝道器件的閾值電壓。其次,通過求解二維泊松方程,建立了長溝道三柵無結(jié)晶體管的亞閾值區(qū)電勢模型,在電勢模型的求解中首次考慮了埋氧層和襯底偏置的影響,并且也考慮了柵拐角的影響。在此基礎(chǔ)上,根據(jù)閾值電壓的定義,推導出了該器件的閾值電壓模型。電勢和閾值電壓模型的解析結(jié)果和三維模擬軟件仿真結(jié)果吻合良好,驗證了模型的準確性。最后,為了減小器件的關(guān)態(tài)電流和改善器件的關(guān)斷特性,提出了一種新的雙柵無結(jié)晶體管結(jié)構(gòu)——PN溝道雙柵無結(jié)晶體管。和傳統(tǒng)的雙柵無結(jié)晶體管相比,新結(jié)構(gòu)器件可以大大減小器件的關(guān)態(tài)電流,提高器件的開關(guān)電流比。
[Abstract]:With the development of semiconductor technology, the characteristic size of transistors has been reduced to nanometer range. When the channel length of the device is smaller than 10nm, the fabrication process of channel PN junction becomes more difficult. Based on this problem, the junction-free transistors with the same channel and source-drain doping types are proposed again. Threshold voltage is the most important electrical parameter, which plays an important role in device simulation and circuit design. Based on the brief introduction of the working mechanism and advantages of the junction free transistor, the threshold voltage extraction method, the model and the new structure of the junction free transistor are studied in this paper. Firstly, nine kinds of threshold voltage extraction methods are analyzed and summarized, which are used to extract the threshold voltage of different channel length FinFET and nanowire junction free transistor respectively. The results show that the results of different threshold voltage extraction methods are different, and some threshold voltage extraction methods are not suitable for extracting threshold voltage of short channel devices. Secondly, by solving the two-dimensional Poisson equation, the sub-threshold potential model of long channel three-gate junction free transistors is established. The effects of buried oxygen layer and substrate bias are considered for the first time in the solution of the potential model, and the influence of gate corner is also taken into account. Based on the definition of threshold voltage, the threshold voltage model of the device is derived. The analytical results of the potential and threshold voltage models are in good agreement with the simulation results of 3D simulation software, and the accuracy of the model is verified. Finally, in order to reduce the turn-off current and improve the turn-off characteristics of the device, a new dual-gate non-junction transistor structure, PN channel double-gate non-junction transistor, is proposed. Compared with the traditional dual-gate junction transistor, the new device can greatly reduce the switching current of the device and improve the switching current ratio of the device.
【學位授予單位】：南京郵電大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN32

【相似文獻】

相關(guān)期刊論文 前10條

1 朱朝嵩,夏冠群,李傳海,詹琰;砷化鎵閾值電壓自動測試系統(tǒng)的研制[J];功能材料與器件學報;2001年04期

2 姚若河;歐秀平;;低摻雜多晶硅薄膜晶體管閾值電壓的修正模型[J];華南理工大學學報(自然科學版);2010年01期

3 朱朝嵩,夏冠群,李傳海,詹琰;光照對閾值電壓均勻性的影響[J];半導體學報;2002年02期

4 孫玉寶,肖克非,張志東,王輝;共面轉(zhuǎn)換液晶盒的閾值電壓[J];現(xiàn)代顯示;2003年02期

5 段健;;埋氧厚度對硅膜閾值電壓及硼雜質(zhì)分布的影響[J];西安工程大學學報;2011年03期

6 屈江濤;張鶴鳴;胡輝勇;徐小波;王曉艷;;小尺寸應(yīng)變Si/SiGe PMOSFET閾值電壓及其電流電壓特性的研究[J];電子科技大學學報;2012年02期

7 康笑然,王家楫,黃傳鈞;高性能Pd柵氫敏MOS管的研制[J];甘肅科學學報;1992年02期

8 于學春,彭海琳,張然,張瑩瑩,劉忠范;含碘系列電荷轉(zhuǎn)移復合物的熱分解溫度對燒孔閾值電壓的影響[J];物理化學學報;2004年06期

9 王冠宇;張鶴鳴;王曉艷;吳鐵峰;王斌;;亞100nm應(yīng)變Si/SiGe nMOSFET閾值電壓二維解析模型[J];物理學報;2011年07期

10 楊國勇,宋安飛,馮耀蘭;硅體費米勢在(300～600K)寬溫區(qū)溫度特性的研究[J];電子器件;2001年04期

相關(guān)會議論文 前7條

1 崔錚;阮環(huán)陽;邱松;;介電層表面修飾對有機場效應(yīng)晶體管閾值電壓的影響[A];中國化學會第28屆學術(shù)年會第4分會場摘要集[C];2012年

2 熊俊峰;劉祥遠;郭陽;;基于多閾值電壓技術(shù)的功耗優(yōu)化方法研究[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

3 張洪濤;郭雪峰;;界面修飾功能化有機場效應(yīng)晶體管[A];2011中國材料研討會論文摘要集[C];2011年

4 孫向南;狄重安;王鷹;劉云圻;;高性能閾值電壓可調(diào)控場效應(yīng)晶體管的制備[A];中國化學會第26屆學術(shù)年會有機固體材料分會場論文集[C];2008年

5 張志鋒;張鶴鳴;胡輝勇;宣榮喜;宋建軍;;應(yīng)變Si溝道NMOSFET閾值電壓特性研究[A];第十五屆全國化合物半導體材料，微波器件和光電器件學術(shù)會議論文集[C];2008年

6 唐俊雄;唐明華;楊鋒;張俊杰;周益春;鄭學軍;;部分耗盡SOI MOSFETs中翹曲效應(yīng)的溫度模型(英文)[A];第六屆中國功能材料及其應(yīng)用學術(shù)會議論文集（2）[C];2007年

7 黃新林;竇建華;;基于自適應(yīng)體偏壓技術(shù)的低功耗研究[A];全國第20屆計算機技術(shù)與應(yīng)用學術(shù)會議(CACIS·2009)暨全國第1屆安全關(guān)鍵技術(shù)與應(yīng)用學術(shù)會議論文集（下冊）[C];2009年

相關(guān)碩士學位論文 前10條

1 洪濤;硅納米線晶體管閾值電壓提取技術(shù)研究[D];湖南大學;2012年

2 楊慧;無結(jié)晶體管閾值電壓模型與新結(jié)構(gòu)[D];南京郵電大學;2015年

3 宋芳芳;電路級NBTI效應(yīng)的研究[D];華南理工大學;2010年

4 冉帆;基于雙閾值電壓分配算法的芯片功耗優(yōu)化設(shè)計及研究[D];浙江大學;2014年

5 周艷;多晶硅薄膜晶體管閾值電壓模型和寄生電阻提取方法[D];蘇州大學;2011年

6 曹雪;非晶硅薄膜晶體管的模型研究[D];北京交通大學;2014年

7 馮露;短溝MOSFET閾值電壓模型[D];國防科學技術(shù)大學;2006年

8 趙陽;考慮源漏電場的準二維MOSFET閾值電壓模型[D];安徽大學;2012年

9 尹湘坤;應(yīng)變硅MOS器件閾值電壓模型研究[D];西安電子科技大學;2010年

10 鄭智雄;基于變分法的準二維MOSFET閾值電壓的解析模型[D];安徽大學;2011年

，

本文編號：1810497