本文選題：MOSFET + 漏致勢(shì)壘降低�。� 參考：《四川大學(xué)學(xué)報(bào)(自然科學(xué)版)》2017年04期

【摘要】：高k柵介質(zhì)SOI應(yīng)變硅肖特基源漏MOSFET結(jié)合了應(yīng)變硅工程、高k柵介質(zhì)、SOI結(jié)構(gòu)和肖特基源漏四者的優(yōu)點(diǎn),是一種實(shí)現(xiàn)小尺寸MOSFET的潛力器件.通過(guò)求解二維泊松方程建立了該結(jié)構(gòu)的閾值電壓模型,模型中考慮了鏡像力勢(shì)壘和小尺寸量子化效應(yīng)對(duì)源漏極的電子本征肖特基勢(shì)壘高度的影響,在閾值電壓模型基礎(chǔ)上獲得了漏致勢(shì)壘降低模型.從文獻(xiàn)中提取漏致勢(shì)壘降低的實(shí)驗(yàn)數(shù)據(jù)與模型進(jìn)行對(duì)比,驗(yàn)證了其正確性,隨后在此基礎(chǔ)上討論分析了漏致勢(shì)壘降低和各項(xiàng)參數(shù)的變化關(guān)系.結(jié)果表明,漏致勢(shì)壘降低隨應(yīng)變硅層厚度的變厚、溝道摻雜濃度的提高和鍺組分的增大而增大,隨溝道長(zhǎng)度的變長(zhǎng)、柵介質(zhì)介電常數(shù)的增大、電子本征肖特基勢(shì)壘高度的提高和漏源電壓的增大而減小.適當(dāng)調(diào)節(jié)模型參數(shù),該結(jié)構(gòu)可很好的抑制漏致勢(shì)壘降低效應(yīng),對(duì)高k柵介質(zhì)SOI應(yīng)變硅肖特基源漏MOSFET器件以及電路設(shè)計(jì)具有一定的參考價(jià)值.
[Abstract]:High k gate dielectric SOI strained silicon Schottky source and drain MOSFET combines the advantages of strained silicon engineering, high k gate dielectric structure and Schottky source leakage, and is a potential device for realizing small size MOSFET. The threshold voltage model of the structure is established by solving the two-dimensional Poisson equation. The effects of mirror force barrier and small size quantization effect on the intrinsic Schottky barrier height of the source and drain are considered in the model. Based on the threshold voltage model, the leakage induced barrier reduction model is obtained. The experimental data of leakage induced barrier reduction were extracted from the literature and compared with the model to verify its correctness. Then, the relationship between the leakage induced barrier reduction and the variation of various parameters was discussed and analyzed. The results show that the decrease of leakage barrier increases with the thickness of strained silicon layer, the increase of channel doping concentration and the increase of germanium composition, and the dielectric constant of gate dielectric increases with the length of channel. The increase of intrinsic Schottky barrier height and leakage voltage decrease. By adjusting the model parameters properly, the structure can restrain the leakage induced barrier reduction effect well, and has certain reference value for the high k gate dielectric SOI strained silicon Schottky source-drain MOSFET device and circuit design.
【作者單位】： 西安電子科技大學(xué)微電子學(xué)院寬禁帶半導(dǎo)體材料與器件重點(diǎn)實(shí)驗(yàn)室;北京精密機(jī)電控制設(shè)備研究所;
【基金】：教育部博士點(diǎn)基金(JY0300122503) 中央高�；緲I(yè)務(wù)課題(K5051225014,K5051225004)
【分類(lèi)號(hào)】：TN386

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 蔡葦;符春林;陳剛;;高k柵介質(zhì)材料的研究進(jìn)展[J];半導(dǎo)體技術(shù);2007年02期

2 石松;新的柵介質(zhì)工藝[J];微電子技術(shù);1994年06期

3 章寧琳,宋志棠,萬(wàn)青,林成魯;新型高k柵介質(zhì)材料研究進(jìn)展[J];功能材料;2002年04期

4 盧振偉;吳現(xiàn)成;徐大印;趙麗麗;張道明;王文海;甄聰棉;;高k柵介質(zhì)的研究進(jìn)展[J];材料導(dǎo)報(bào);2008年S3期

5 楊智超;;高k柵介質(zhì)材料的研究進(jìn)展[J];赤峰學(xué)院學(xué)報(bào)(自然科學(xué)版);2008年04期

6 余濤;吳雪梅;諸葛蘭劍;葛水兵;;高K柵介質(zhì)材料的研究現(xiàn)狀與前景[J];材料導(dǎo)報(bào);2010年21期

7 張國(guó)強(qiáng),陸嫵,余學(xué)鋒,郭旗,任迪遠(yuǎn),嚴(yán)榮良;含N薄柵介質(zhì)的電離輻照及退火特性[J];半導(dǎo)體學(xué)報(bào);1999年05期

8 姚峰英,胡恒升,張敏;薄柵介質(zhì)層可靠性與陷阱統(tǒng)計(jì)分析[J];電子學(xué)報(bào);2001年11期

9 Peter Singer;;新工藝減少柵泄漏[J];集成電路應(yīng)用;2006年05期

10 武德起;趙紅生;姚金城;張東炎;常愛(ài)民;;高介電柵介質(zhì)材料研究進(jìn)展[J];無(wú)機(jī)材料學(xué)報(bào);2008年05期

相關(guān)會(huì)議論文 前5條

1 張國(guó)強(qiáng);陸嫵;余學(xué)鋒;郭旗;任迪遠(yuǎn);嚴(yán)榮良;;含N薄柵介質(zhì)的電離輻照及退火特性[A];1998電子產(chǎn)品防護(hù)技術(shù)研討會(huì)論文集[C];1998年

2 王黎君;馮猛;陶弦;湯清云;沈應(yīng)中;;用于制備高K材料的稀土胺基化合物的合成和純化[A];第十一屆全國(guó)MOCVD學(xué)術(shù)會(huì)議論文集[C];2010年

3 嚴(yán)榮良;張國(guó)強(qiáng);余學(xué)鋒;任迪遠(yuǎn);陸嫵;趙元富;胡浴紅;;HCl摻入量對(duì)MOSFET電離輻照特性的影響[A];第7屆全國(guó)核電子學(xué)與核探測(cè)技術(shù)學(xué)術(shù)年會(huì)論文集（三）[C];1994年

4 卓木金;馬秀良;;HfO_2/Si(001)界面層的TEM研究[A];2006年全國(guó)電子顯微學(xué)會(huì)議論文集[C];2006年

5 張國(guó)強(qiáng);嚴(yán)榮良;余學(xué)鋒;高劍俠;任迪遠(yuǎn);范隆;趙元富;胡浴紅;;摻HCl MOSFET輻照后退火特性的研究[A];第7屆全國(guó)核電子學(xué)與核探測(cè)技術(shù)學(xué)術(shù)年會(huì)論文集（三）[C];1994年

相關(guān)重要報(bào)紙文章 前2條

1 梁;KLA推出新一代非接觸式在線(xiàn)測(cè)試系統(tǒng)[N];中國(guó)電子報(bào);2002年

2 葉甜春 錢(qián)鶴;微電子領(lǐng)域前沿透視[N];中國(guó)電子報(bào);2001年

相關(guān)博士學(xué)位論文 前10條

1 李學(xué)飛;原子層沉積柵介質(zhì)材料與Ⅲ-Ⅴ族/Ge半導(dǎo)體的界面結(jié)構(gòu)及其電學(xué)性能研究[D];南京大學(xué);2013年

2 譚楨;高k柵介質(zhì)/金屬柵GaSb MOSFET及其應(yīng)力特性研究[D];清華大學(xué);2015年

3 陳小強(qiáng);鉿基柵介質(zhì)薄膜的PEALD制備及界面調(diào)控研究[D];北京有色金屬研究總院;2017年

4 汪禮勝;堆棧高k柵介質(zhì)(In)GaAs MOS器件電子遷移率模型及界面特性研究[D];華中科技大學(xué);2015年

5 張雪鋒;高k柵介質(zhì)Si/Ge MOSFET遷移率模型及制備工藝研究[D];華中科技大學(xué);2008年

6 陳衛(wèi)兵;高k柵介質(zhì)MOS器件模型和制備工藝研究[D];華中科技大學(xué);2006年

7 孫清清;先進(jìn)CMOS高k柵介質(zhì)的實(shí)驗(yàn)與理論研究[D];復(fù)旦大學(xué);2009年

8 朱燕艷;Er_2O_3高k柵介質(zhì)材料的分子束外延生長(zhǎng)、結(jié)構(gòu)及其物理特性[D];復(fù)旦大學(xué);2006年

9 匡潛瑋;ALD淀積高k柵介質(zhì)材料與器件特性研究[D];西安電子科技大學(xué);2013年

10 王晨;基于高k柵介質(zhì)的Ⅲ-Ⅴ族化合物半導(dǎo)體MOS器件研究[D];復(fù)旦大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 陳玫瑰;低溫微波技術(shù)在柵介質(zhì)中的應(yīng)用研究[D];復(fù)旦大學(xué);2014年

2 卓新娟;小尺寸高k柵介質(zhì)MOSFETs低頻噪聲研究[D];西安電子科技大學(xué);2014年

3 許韓晨璽;原子層淀積鑭基高介電常數(shù)柵介質(zhì)的工藝優(yōu)化與特性研究[D];西安電子科技大學(xué);2014年

4 繆永;高k柵介質(zhì)CMOS集成電路老化模型研究[D];合肥工業(yè)大學(xué);2015年

5 黃鈺凱;KH550-GO復(fù)合柵介質(zhì)低壓氧化物薄膜晶體管研究[D];江蘇大學(xué);2016年

6 朱述炎;高k柵介質(zhì)（In）GaAs MOS器件界面特性及結(jié)構(gòu)仿真研究[D];華中科技大學(xué);2014年

7 陳煜海;高介電常數(shù)疊柵介質(zhì)的淀積工藝與特性研究[D];西安電子科技大學(xué);2015年

8 黃苑;高k柵介質(zhì)(In)GaAs MOS器件遷移率模型及表面處理工藝研究[D];華中科技大學(xué);2015年

9 范敏敏;GeOI MOSFET器件模型及表面預(yù)處理技術(shù)研究[D];華中科技大學(xué);2015年

10 肖東奇;溶液法制備鋯基柵介質(zhì)薄膜及其器件性能研究[D];安徽大學(xué);2017年

，

本文編號(hào)：1789123