本文選題：對稱密鑰加密算法 + 高級加密標(biāo)準(zhǔn)�。� 參考：《計(jì)算機(jī)應(yīng)用》2017年05期

【摘要】：由于對廣泛使用的AES算法的性能要求越來越高,基于軟件的密碼算法已經(jīng)越來越難以滿足高吞吐量密碼破解的需求,因此越來越多的算法利用現(xiàn)場可編程邏輯門陣列(FPGA)平臺進(jìn)行加速。針對AES算法在FPGA硬件上存在的開發(fā)復(fù)雜度高且開發(fā)周期長等問題,采用高層次綜合(HLS)設(shè)計(jì)方法,使用高級程序語言描述并設(shè)計(jì)AES硬件加速算法。首先利用循環(huán)展開等提高運(yùn)算并行度;其次使用資源平衡技術(shù)進(jìn)行優(yōu)化,充分利用片上存儲和電路資源;最后添加全流水結(jié)構(gòu),提高整體設(shè)計(jì)的時鐘頻率和吞吐量,同時也詳細(xì)對比分析基準(zhǔn)設(shè)計(jì)、利用結(jié)構(gòu)展開、資源均衡以及流水線優(yōu)化方法的設(shè)計(jì)。經(jīng)過實(shí)驗(yàn)表明,在Xilinx xc7z020clg484 FPGA芯片上,最終AES算法的時鐘頻率最高達(dá)到127.06 MHz,而吞吐量達(dá)到了16.26 Gb/s,較之基準(zhǔn)的AES設(shè)計(jì),性能提升了三個數(shù)量級。
[Abstract]:Due to the increasingly high performance requirements of widely used AES algorithms, software-based cryptography algorithms have become more and more difficult to meet the needs of high-throughput cryptographic cracking. Therefore, more and more algorithms are accelerated by FPGA platform. Aiming at the problems of high complexity and long development cycle of AES algorithm on FPGA hardware, the method of high-level synthesis is used to design and describe and design the accelerated algorithm of AES hardware using high-level programming language. At first, the parallel degree of operation is improved by using loop expansion and so on; secondly, the technology of resource balance is used to optimize and make full use of on-chip storage and circuit resources; finally, the whole pipeline structure is added to improve the clock frequency and throughput of the whole design. At the same time, the design of benchmark design, structure expansion, resource balance and pipeline optimization are compared in detail. The experiments show that the clock frequency of the final AES algorithm is up to 127.06 MHz on Xilinx xc7z020clg484 FPGA chip, and the throughput is 16.26 GB / s, which is three orders of magnitude higher than the standard AES design.
【作者單位】： 中國科學(xué)院信息工程研究所;信息內(nèi)容安全技術(shù)國家工程實(shí)驗(yàn)室;北京特種工程設(shè)計(jì)研究院;
【基金】：國家自然科學(xué)基金青年科學(xué)基金資助項(xiàng)目(61402475) 新疆自治區(qū)科技專項(xiàng)(201230123)~~
【分類號】：TN791;TP309.7

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 易清明,劉偉平,周偉賢;基于FPGA的基-6FFT算法的設(shè)計(jì)與實(shí)現(xiàn)[J];電訊技術(shù);2004年03期

2 黃曉林,梁玉紅;交流過零觸發(fā)PWM調(diào)功器的算法設(shè)計(jì)[J];汽車科技;1998年06期

3 王波濤;韓國棟;張效軍;;基于FPGA的MD5算法設(shè)計(jì)與實(shí)現(xiàn)[J];通信技術(shù);2010年01期

4 吳武飛;王奕;李仁發(fā);;可重構(gòu)Keccak算法設(shè)計(jì)及FPGA實(shí)現(xiàn)[J];計(jì)算機(jī)應(yīng)用;2012年03期

5 葛峰;金偉信;段本欽;;1024位RSA算法的FPGA設(shè)計(jì)研究[J];軍事通信技術(shù);2009年01期

6 武玉華;李莉;高獻(xiàn)偉;顏士丁;;用FPGA實(shí)現(xiàn)的RC6算法的研究[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2008年05期

7 魏鵬;孫磊;王華力;;WFTA算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)[J];通信技術(shù);2011年04期

8 許文龍;王奕;陳佐;李仁發(fā);宋倩;;高性能BLAKE算法研究及其FPGA實(shí)現(xiàn)[J];計(jì)算機(jī)應(yīng)用研究;2012年06期

9 李社蕾;李海濤;楊喜娟;;基于蟻群算法的二元光學(xué)優(yōu)化設(shè)計(jì)[J];應(yīng)用光學(xué);2008年05期

10 蔡蕓;李哲;;一種卡類終端的熱保護(hù)算法設(shè)計(jì)[J];計(jì)算機(jī)與數(shù)字工程;2014年01期

相關(guān)碩士學(xué)位論文 前4條

1 劉濤;經(jīng)典DOA算法的FPGA實(shí)現(xiàn)[D];哈爾濱工業(yè)大學(xué);2016年

2 李東興;同尺寸集成電路板下料算法研究[D];廣西大學(xué);2016年

3 王勐;混合蛙跳算法研究及其在NoC低功耗映射中的應(yīng)用[D];西安電子科技大學(xué);2014年

4 胡寒;一種基于FPGA的數(shù)字預(yù)失真算法實(shí)現(xiàn)[D];武漢理工大學(xué);2014年

，

本文編號：1787228