本文選題：負(fù)偏置溫度不穩(wěn)定性 + 關(guān)鍵門(mén)��； 參考：《微電子學(xué)》2017年02期

【摘要】：隨著CMOS工藝尺寸不斷縮小,尤其在65nm及以下的CMOS工藝中,負(fù)偏置溫度不穩(wěn)定性(NBTI)已經(jīng)成為影響CMOS器件可靠性的關(guān)鍵因素。提出了一種基于門(mén)優(yōu)先的關(guān)鍵門(mén)定位方法,它基于NBTI的靜態(tài)時(shí)序分析框架,以電路中老化嚴(yán)重的路徑集合內(nèi)的邏輯門(mén)為優(yōu)先,同時(shí)考慮了門(mén)與路徑間的相關(guān)性,以共同定位關(guān)鍵門(mén)。在45nm CMOS工藝下對(duì)ISCAS基準(zhǔn)電路進(jìn)行實(shí)驗(yàn),結(jié)果表明:與同類方法比較,在相同實(shí)驗(yàn)環(huán)境的條件下,該方法不僅定位關(guān)鍵門(mén)的數(shù)量更少,而且對(duì)關(guān)鍵路徑的時(shí)延改善率更高,有效地減少了設(shè)計(jì)開(kāi)銷。
[Abstract]:With the continuous reduction of CMOS process size, especially in the CMOS process below 65nm, the negative bias temperature instability has become a key factor affecting the reliability of CMOS devices.In this paper, a key gate location method based on gate priority is proposed. It is based on the static timing analysis framework of NBTI. It takes logic gate in the seriously aging path set in the circuit as the priority, and considers the correlation between gate and path at the same time.Position key doors together.The experimental results of ISCAS reference circuit in 45nm CMOS process show that under the same experimental environment, the method not only has fewer critical gates, but also improves the delay rate of critical path.The design cost is reduced effectively.
【作者單位】： 合肥工業(yè)大學(xué)計(jì)算機(jī)與信息學(xué)院;合肥工業(yè)大學(xué)電子科學(xué)與應(yīng)用物理學(xué)院;
【基金】：國(guó)家自然科學(xué)基金資助項(xiàng)目(61274036)
【分類號(hào)】：TN432

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 梁華國(guó);陶志勇;李揚(yáng);;一種緩解NBTI效應(yīng)引起電路老化的門(mén)替換方法[J];電子測(cè)量與儀器學(xué)報(bào);2013年11期

2 靳松;韓銀和;李華偉;李曉維;;考慮工作負(fù)載影響的電路老化預(yù)測(cè)方法[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2010年12期

3 李忠賀;劉紅俠;郝躍;;超深亞微米PMOS器件的NBTI退化機(jī)理[J];物理學(xué)報(bào);2006年02期

4 李若瑜,李斌,陳平,韓靜;PMOSFET的NBTI效應(yīng)[J];半導(dǎo)體技術(shù);2005年05期

【共引文獻(xiàn)】

相關(guān)期刊論文 前10條

1 易茂祥;劉小紅;吳清焐;朱炯;胡林聰;梁華國(guó);;考慮輸入占空比和隨機(jī)性的M-IVC緩解電路老化[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2017年05期

2 李揚(yáng);易茂祥;繆永;邵川;丁力;;基于電荷俘獲-釋放機(jī)制的電路PBTI老化建模[J];合肥工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版);2017年04期

3 范磊;梁華國(guó);易茂祥;朱炯;鄭旭光;;電路抗老化設(shè)計(jì)中基于門(mén)優(yōu)先的關(guān)鍵門(mén)定位方法[J];微電子學(xué);2017年02期

4 汪康之;徐輝;洪炎;易茂祥;;一種容軟錯(cuò)誤的可編程老化預(yù)測(cè)傳感器[J];儀表技術(shù)與傳感器;2017年04期

5 朱炯;易茂祥;張姚;胡林聰;劉小紅;梁華國(guó);;應(yīng)用基于雙權(quán)值的門(mén)替換方法緩解電路老化[J];應(yīng)用科學(xué)學(xué)報(bào);2017年02期

6 甘應(yīng)賢;易茂祥;張林;袁野;歐陽(yáng)一鳴;梁華國(guó);;協(xié)同緩解PBTI和HCI老化效應(yīng)的輸入重排方法[J];合肥工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版);2016年12期

7 易茂祥;朱炯;張桂茂;黃正峰;歐陽(yáng)一鳴;梁華國(guó);;協(xié)同輸入向量控制與門(mén)替換技術(shù)緩解電路NBTI老化[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2016年10期

8 湯華蓮;許蓓蕾;莊奕琪;張麗;李聰;;工藝偏差下PMOS器件的負(fù)偏置溫度不穩(wěn)定效應(yīng)分布特性[J];物理學(xué)報(bào);2016年16期

9 朱炯;易茂祥;張姚;胡林聰;劉小紅;程龍;黃正峰;;緩解電路NBTI效應(yīng)的改進(jìn)門(mén)替換技術(shù)[J];電子測(cè)量與儀器學(xué)報(bào);2016年07期

10 駱揚(yáng);王亞楠;;物理型硬件木馬失效機(jī)理及檢測(cè)方法[J];物理學(xué)報(bào);2016年11期

【二級(jí)參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 歐陽(yáng)一鳴;劉蓓;梁華國(guó);;一種三維SoCs綁定前的測(cè)試時(shí)間優(yōu)化方法[J];電子測(cè)量與儀器學(xué)報(bào);2011年02期

2 張進(jìn)城,郝躍,朱志煒;MOS結(jié)構(gòu)中薄柵氧化層高場(chǎng)退火效應(yīng)的研究[J];物理學(xué)報(bào);2001年08期

，

本文編號(hào)：1754950