本文選題：級聯(lián)架構 + 調(diào)制器��； 參考：《吉林大學》2015年碩士論文

【摘要】：進入二十一世紀以來，全球電子市場有了一個爆炸式的發(fā)展，而這個發(fā)展也為中國的電子行業(yè)尤其是半導體行業(yè)的發(fā)展帶來了機遇。其中模數(shù)轉換器成了熱門的研究方向。ADC吸引了人們的注意是有原因的，我們手持設備、電腦等處理的信號為數(shù)字信號，數(shù)字信號有著靈活性、穩(wěn)定性好的特點，而且其抗干擾能力強，在存儲以及信號傳輸過程中有著很大的優(yōu)勢。而我們所接觸的世界絕大部分信號為模擬信號，而所以ADC作為連接模擬世界與數(shù)字世界的橋梁，其作用是不言而喻的。對于ADC來說，由于其種類很多，所以我們可以根據(jù)不同的需求來選擇不同類型的ADC。對于在要求高精度的場所下通常采用sigma deltaADC，特別是其可以達成數(shù)據(jù)轉換與數(shù)字信號處理的完美結合，使其地位越來越高。 在本文我們根據(jù)指標的需求，進行了架構的選擇以及各種參數(shù)的選取，最后決定采用2-1級聯(lián)的架構，并且確定了各個設計參數(shù)，而且利用了MATLAB的simulink模塊進行了驗證工作，顯示已經(jīng)達到了設計要求。在此基礎上我們討論了實際電路中遇到的非理想因素，這些為后面實際電路的設計提供了要求。我們根據(jù)調(diào)制器的主要電路參數(shù)，設計了sigma delta調(diào)制器的各個子電路，包含了兩相不交疊時鐘電路、全差分運放以及比較器，并且搭建了調(diào)制器的整體電路，經(jīng)過仿真我們得到調(diào)制器的工作性能達到有效精度16.68bit，信噪比達到102.2dB。 在完成電路級設計之后，我們進行了版圖的繪制工作，我們采用的是chrt0.18μm CMOS工藝，我們對電路的各個模塊進行了版圖繪制，并且整體版圖通過了DRC以及LVS檢測。并且我們進行了流片。本文所設計的sigma delta調(diào)制器結構簡單，有效精度高，，動態(tài)范圍大，芯片占用面積小，具有現(xiàn)實意義。
[Abstract]:Since entering the twenty - first century , the global electronic market has an explosive development , which also brings opportunities for the development of the electronics industry , especially the semiconductor industry in China . The analog - to - digital converter has become a popular research direction . The ADC attracts people ' s attention . Because of the many kinds of digital signals , we can select different types of ADCs as a bridge connecting the analog world and the digital world . For the ADC , we can use the sigma delta ADC , especially it can achieve the perfect combination of the data conversion and the digital signal processing , so that the position of the ADC is higher and higher .

Based on the requirements of the index , the selection of the architecture and the selection of various parameters are carried out . Finally , we decide to adopt the 2 - 1 cascade architecture , and then determine the design parameters . Based on the main circuit parameters of the modulator , we design the various sub - circuits of the sigma delta modulator , which include two - phase non - overlapping clock circuit , all - differential operational amplifier and comparator , and set up the integrated circuit of the modulator . After simulation , we get the effective precision of 16.68bit and the signal - to - noise ratio of 102.2 dB .

After completing the circuit - level design , we made the layout drawing work , we adopted the CMOS technology of CMOS t0 . 18渭m , we adopted the layout drawing of each module of the circuit , and the whole layout adopted DRC and LVS detection . And we made the flow sheet . The sigma delta modulator designed in this paper has simple structure , high effective precision , large dynamic range , small occupied area of the chip and practical significance .

【學位授予單位】：吉林大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN761

【參考文獻】

相關期刊論文 前1條

1 張昊;黃小偉;韓雁;張澤松;韓曉霞;王昊;梁國;;An 18-bit high performance audio ∑-△D/A converter[J];半導體學報;2010年07期

本文編號：1751634