本文選題：雙材料柵　切入點：FinFET　出處：《南京郵電大學》2015年碩士論文

【摘要】：互補氧化物半導體(Complementary Metal-Oxide-Semiconductor,CMOS)器件尺寸進入深亞微米以后,傳統(tǒng)的金屬氧化物半導體場效應晶體管MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)的短溝道效應(Short Channel Effects,SCEs)造成的器件性能退化越來越嚴重。國內外提出了許多新的器件結構和改進方法來抑制器件的短溝道效應,提高器件的性能和工作效率。其中雙材料柵(Dual Material Gate,DMG)結構和雙介質(Dual Insulator,DI)柵結構是通過改變溝道內的電勢和電場分布的方法,能夠同時抑制短溝道效應和提升載流子輸運效率的新結構。本論文將DMG結構應用于體硅魚鰭型場效應晶體管(Bulk-Fin Field-Effect Transistor,Bulk-FinFET)結構,提出了一種新的器件結構DMG-Bulk-Fin FET。并且用三維仿真軟件DAVINCI模擬比較了新結構與傳統(tǒng)的體硅FinFET結構的性能,驗證了新結構的可行性以及比起傳統(tǒng)結構在抑制漏致勢壘降低效應(Drain-Induced-Barrier-Lowering,DIBL),提高輸出電流和跨導等性能方面的優(yōu)勢。通過比較DMG結構的兩種材料柵長比例和功函數(shù)差值這兩個重要參數(shù)對器件各方面性能的影響,設計了DMG結構應用在體硅FinFET上時最優(yōu)的結構參數(shù)。本論文還求解了雙介質雙柵MOSFET(Dual Insulator-Double Gate MOSFET,DI-DG MOSFET)結構的表面電勢模型。在電勢模型的基礎上,利用閾值電壓的物理意義給出了閾值電壓的求解方程,并解得通用的閾值電壓表達式和長溝閾值電壓表達式。比較二維仿真軟件MEDICI的模擬結果和模型解析結果,驗證了模型的準確性。分析了DI-DG MOSFET器件的不同結構參數(shù)對DI-DG MOSFET器件的溝道表面電勢和閾值電壓的影響。
[Abstract]:At home and abroad, many new device structures and improved methods have been proposed to suppress the short channel effect and improve the performance and efficiency of the devices.The dual Material gouge structure and the dual insulator DIG structure are new structures which can suppress the short channel effect and improve the carrier transport efficiency simultaneously by changing the electric potential and electric field distribution in the channel.In this paper, the DMG structure is applied to bulk fin type field effect transistor Bulk-Fin Field-Effect transistork-FinFETs, and a new device structure, DMG-Bulk-Fin FETs, is proposed.The performance of the new structure is compared with that of the traditional bulk silicon FinFET structure by using the 3D simulation software DAVINCI.The feasibility of the new structure is verified and the advantages of the new structure in suppressing the leakage barrier reduction effect and improving the output current and transconductance are verified.By comparing the effects of the two important parameters of gate length ratio and power function difference of DMG structure on the performance of the device, the optimal structural parameters of DMG structure applied to bulk silicon FinFET are designed.The surface potential model of dual-dielectric double-gate MOSFET(Dual Insulator-Double Gate MOSFETs DI-DG MOSFETs is also solved in this paper.Based on the potential model, the solution equation of threshold voltage is given by using the physical meaning of threshold voltage, and the general expression of threshold voltage and the expression of long channel threshold voltage are obtained.The accuracy of the model is verified by comparing the simulation results of the two dimensional simulation software MEDICI with the analytical results of the model.The influence of different structure parameters of DI-DG MOSFET device on channel surface potential and threshold voltage of DI-DG MOSFET device is analyzed.
【學位授予單位】：南京郵電大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN386

【相似文獻】

相關期刊論文 前10條

1 郟東耀,楊雷,呂英杰;CMOS器件自鎖現(xiàn)象的探討[J];半導體技術;2002年03期

2 王艷;周開明;周啟明;;典型CMOS器件穩(wěn)態(tài)和脈沖γ輻射效應[J];核電子學與探測技術;2012年11期

3 孫再吉;;東芝公司研發(fā)毫米波CMOS器件[J];半導體信息;2007年06期

4 王曉慧;杜寰;韓鄭生;;具有加長LDD結構的高壓CMOS器件(英文)[J];功能材料與器件學報;2007年03期

5 羅尹虹,龔建成,郭紅霞,何寶平,張鳳祁;典型CMOS器件總劑量加速試驗方法驗證[J];輻射研究與輻射工藝學報;2005年04期

6 關穎,林東生,郭紅霞,韓福斌,吳國榮;CMOS器件總劑量效應長線傳輸在線測試系統(tǒng)[J];微電子學;2001年05期

7 劉奎偉,韓鄭生,錢鶴,陳則瑞,于洋,仙文嶺,饒競時;薄柵氧高壓CMOS器件研制[J];半導體學報;2004年05期

8 羅尹虹;郭紅霞;張鳳祁;姚志斌;張科營;王圓明;;54HC系列CMOS器件脈沖與穩(wěn)態(tài)γ總劑量效應異同性研究[J];原子能科學技術;2011年01期

9 何寶平;陳偉;張鳳祁;姚志斌;;CMOS器件輻照后熱退火過程中激發(fā)能分布的確定[J];原子能科學技術;2007年02期

10 宋敏;鄭亞茹;盧永軍;曲艷玲;宋利民;;CMOS器件光學特性的測量[J];半導體學報;2005年12期

相關會議論文 前1條

1 許獻國;徐曦;胡健棟;;抑制體硅CMOS器件閉鎖的新方法[A];第十二屆全國核電子學與核探測技術學術年會論文集[C];2004年

相關碩士學位論文 前3條

1 洪洋;納米CMOS器件新結構與閾值電壓模型研究[D];南京郵電大學;2015年

2 董科;深亞微米CMOS器件中柵氧化層的經(jīng)時擊穿行為（TDDB）及其機理研究[D];復旦大學;2008年

3 王大海;適用于深亞微米CMOS器件的Ni自對準硅化物工藝的研究[D];長春理工大學;2004年

，

本文編號：1707130