本文選題：高速串行設(shè)計(jì)　切入點(diǎn)：過孔　出處：《電子技術(shù)應(yīng)用》2017年08期

【摘要】：56 G PAM4已經(jīng)是近年來高速串行總線設(shè)計(jì)的新熱點(diǎn),同時(shí)行業(yè)也開始關(guān)注56 G NRZ和112 G PAM4的實(shí)現(xiàn)。速率提升帶來了通道設(shè)計(jì)的挑戰(zhàn),尤其是過孔結(jié)構(gòu)的優(yōu)化,是無源通道性能的關(guān)鍵指標(biāo)。從兩方面來介紹過孔結(jié)構(gòu)優(yōu)化,首先討論如何確保優(yōu)化的準(zhǔn)確性,如何通過仿真測試校準(zhǔn)的方法流程得到準(zhǔn)確的過孔結(jié)構(gòu)的S參數(shù),準(zhǔn)確的仿真是優(yōu)化過孔結(jié)構(gòu)的前提。在對測試結(jié)果校準(zhǔn)的基礎(chǔ)上討論如何進(jìn)行準(zhǔn)確的過孔仿真,對比不同優(yōu)化方式的結(jié)果及影響。同時(shí),關(guān)注Cadence Sigrity新的HSSO(High Speed Structure Optimizer)工具及流程,提升了設(shè)計(jì)及仿真優(yōu)化的效率,更重要的是提升了設(shè)計(jì)與仿真之間溝通的效率,并減少溝通不暢帶來的質(zhì)量問題。
[Abstract]:56G PAM4 has been a new hot spot in the design of high-speed serial bus in recent years. At the same time, the industry has begun to pay attention to the realization of 56G NRZ and 112G PAM4. This paper introduces the optimization of perforated structure from two aspects. Firstly, it discusses how to ensure the accuracy of the optimization, and how to obtain the accurate S parameters of the perforated structure through the flow of simulation test and calibration. Accurate simulation is the premise of optimizing the structure of perforation. On the basis of calibrating the test results, this paper discusses how to carry out accurate simulation of perforation, and compares the results and effects of different optimization methods. At the same time, it pays close attention to the new HSSO(High Speed Structure optimizer tool and flow chart of Cadence Sigrity. It improves the efficiency of design and simulation optimization and, more importantly, improves the efficiency of communication between design and simulation, and reduces the quality problems caused by poor communication.
【作者單位】： 深圳市一博科技有限公司;Cadence深圳分公司;
【分類號】：TN41;TP391.9

【相似文獻(xiàn)】

相關(guān)會議論文 前2條

1 劉偉敏;李燕斌;;一種高速串行總線在信號處理中的應(yīng)用實(shí)例[A];全國第二屆信號處理與應(yīng)用學(xué)術(shù)會議�？痆C];2008年

2 周榮;孟憲元;;FPGA實(shí)現(xiàn)高速串行總線(GCZ)[A];圖像 仿真 信息技術(shù)——第二屆聯(lián)合學(xué)術(shù)會議論文集[C];2002年

相關(guān)碩士學(xué)位論文 前8條

1 張新兵;高速串行總線解碼與觸發(fā)模塊的設(shè)計(jì)與實(shí)現(xiàn)[D];東南大學(xué);2016年

2 張海軍;高速串行總線的控制與應(yīng)用[D];西安電子科技大學(xué);2015年

3 曹建文;高速串行總線系統(tǒng)設(shè)計(jì)[D];哈爾濱工程大學(xué);2008年

4 李霄光;基于LVDS高速串行總線通信技術(shù)的研究[D];西安電子科技大學(xué);2012年

5 肖亮;基于FPGA的電腦橫機(jī)控制系統(tǒng)高速串行總線研制[D];浙江理工大學(xué);2012年

6 李胤;高速串行總線應(yīng)用研究[D];北京理工大學(xué);2014年

7 王成;基于可編程芯片的高速串行總線物理層研究[D];重慶大學(xué);2008年

8 李燕;IEEE 1394高速串行總線及其在Windows下演示系統(tǒng)的研制[D];中國科學(xué)院研究生院（空間科學(xué)與應(yīng)用研究中心）;2002年

，

本文編號：1655952