本文選題：模擬集成電路　切入點：CMOS　出處：《沈陽工業(yè)大學學報》2017年06期 　論文類型：期刊論文

【摘要】：為了增加單位增益頻率與壓擺率,并能夠工作在低電源電壓下,同時降低偏置電流,提出了一種改進的基于0.18μm CMOS工藝的AB類放大器,其采用多級放大器結(jié)構(gòu),第一級為具有電流鏡負載的NMOS差分對,第二反相級由共源放大器實現(xiàn),第三極為AB類放大器,其能夠在±500 m V電源下工作.電路仿真結(jié)果顯示該放大器相位裕度為87°;總補償電容為5 p F,與傳統(tǒng)放大器相比減少了50%;單位增益頻率為21.17 MHz,比傳統(tǒng)放大器增大約10倍;壓擺率為7.5和8.57 V/μs,與傳統(tǒng)電路相比,分別增加了2.8倍和2.6倍.此外,與其他文獻相比,該放大器具有較大的單位增益帶寬和壓擺率以及較小的功耗.
[Abstract]:In order to increase the unit gain frequency and voltage swing rate, to work at low supply voltage and to reduce the bias current, an improved AB type amplifier based on 0.18 渭 m CMOS process is proposed, which adopts a multistage amplifier structure. The first stage is a NMOS differential pair with a current mirror load, the second inverse stage is implemented by a common source amplifier, and the third is a class AB amplifier. The circuit simulation results show that the phase margin of the amplifier is 87 擄, the total compensation capacitance is 5 p F, and the unit gain frequency is 21.17 MHz, which is about 10 times higher than that of the traditional amplifier. Compared with the conventional circuits, the voltage swing ratio is 7.5 and 8.57 V / 渭 s, which is 2.8 and 2.6 times higher than that in the conventional circuits. In addition, compared with other literatures, the amplifier has a larger unit gain bandwidth, a swinging rate and a lower power consumption.
【作者單位】： 南昌大學科學技術(shù)學院;
【基金】：江西省教育廳科學技術(shù)研究項目(151503,151496)
【分類號】：TN722

【相似文獻】

相關(guān)期刊論文 前4條

1 劉正,游軼雄,王健,許繼衡;CMOS線驅(qū)動器輸出信號壓擺率控制的研究[J];微電子學;2003年04期

2 陳澤強;李章全;潘瑞雪;;二級運放建立時間與相位裕度的分析與優(yōu)化[J];信息技術(shù);2008年09期

3 張玉波;劉旭青;;基于相位裕度的負反饋電路穩(wěn)定性評價方法[J];電子質(zhì)量;2012年02期

4 張?zhí)熘?魏廷存;吳偉;;相位裕度與負載無關(guān)的緩沖電路設(shè)計[J];微電子學;2007年05期

相關(guān)碩士學位論文 前2條

1 馬洪威;高壓擺率運放的研究與設(shè)計[D];西南交通大學;2010年

2 曾媚;模擬電路帶寬和相位裕度的符號化優(yōu)化方法研究[D];上海交通大學;2010年

，

本文編號：1652560