本文關(guān)鍵詞： 高速高精度 采樣保持電路 折疊插值模數(shù)轉(zhuǎn)換器 開環(huán) 時(shí)間交織　出處：《合肥工業(yè)大學(xué)》2016年碩士論文　論文類型：學(xué)位論文

【摘要】：采樣保持電路(THC)位于高速模數(shù)轉(zhuǎn)換器(ADC)的最前端,是高速ADC的核心模塊之一。THC的作用是將外界輸入的連續(xù)變化模擬信號(hào)瞬時(shí)值轉(zhuǎn)換為離散信號(hào)并保持一定的時(shí)間以供后級(jí)電路進(jìn)行量化和編碼操作,它所能實(shí)現(xiàn)的精度和采樣率決定了整個(gè)ADC可以達(dá)到的最高分辨率和最快轉(zhuǎn)換速率,因此THC的性能對(duì)整個(gè)ADC性能的影響是決定性的。由于軟件無線電、高頻通信技術(shù)以及雷達(dá)等技術(shù)的推動(dòng),ADC在向著高速方向發(fā)展,這使得研究高性能THC也成為至關(guān)重要的一項(xiàng)工作。本文闡述了THC在高速高精度折疊插值A(chǔ)DC中的應(yīng)用背景,分析了各種THC架構(gòu)的優(yōu)缺點(diǎn),從速度和精度兩方面討論了THC性能提升的關(guān)切點(diǎn),指明對(duì)于10位精度、1.6GSps采樣率指標(biāo)的折疊插值A(chǔ)DC,基于開環(huán)雙通道時(shí)間交織結(jié)構(gòu)設(shè)計(jì)的THC可以保證電路的可實(shí)現(xiàn)性與可靠性。本文重點(diǎn)分析了開環(huán)THC精度的限制因素,探討了一些抑制電路非理想因素的辦法,對(duì)模擬通路上各模塊都提出了相應(yīng)的線性度提升方法,比如：高線性度柵壓自舉開關(guān)、源極退化技術(shù)以及虛擬開關(guān)吸收電荷注入等技術(shù)。最終完成了包括高性能采樣開關(guān)、輸入/輸出緩沖器、復(fù)位脈沖產(chǎn)生電路以及正／負(fù)壓電荷泵在內(nèi)的總體THC電路設(shè)計(jì)。引入了主控時(shí)鐘技術(shù)用于緩解兩個(gè)時(shí)間交織通道的采樣時(shí)刻失配問題；采用帶冗余結(jié)構(gòu)的源跟隨器設(shè)計(jì)兩通道共享的輸入緩沖器,使其帶寬達(dá)到5.6GHz,無雜散動(dòng)態(tài)范圍(SFDR)超過77dB；采用全NMOS晶體管實(shí)現(xiàn)的全差分單級(jí)運(yùn)放作為第二級(jí)緩沖器,基于共用偏置技術(shù)實(shí)現(xiàn)了其輸出共模電壓的穩(wěn)定；基于高效率的交叉耦合電荷泵基本拓?fù)湓O(shè)計(jì)正壓電荷泵、負(fù)壓電荷泵以及復(fù)位脈沖產(chǎn)生電路。本文在Cadence Spectre環(huán)境下基于0.18μm CMOS工藝設(shè)計(jì)和仿真電路,采用2V單電源供電。仿真結(jié)果表明,在1.6GSps的奈奎斯特采樣率下,采用相干采樣,負(fù)載電容為600fF,輸入800mVpp的正弦波,信號(hào)與噪聲失真比(SNDR)達(dá)到72.3dB,有效位數(shù)(ENOB)超過11.7位,達(dá)到了10位1.6GSpsADC對(duì)于前端THC的性能要求。
[Abstract]:The sampling and holding circuit (THC) is at the front end of the high speed A / D converter (ADC). THC is one of the core modules of high speed ADC. The function of THC is to convert the instantaneous value of the continuous variation analog signal into discrete signal and maintain a certain time for the quantization and coding operation of the back stage circuit. The precision and sampling rate that it can achieve determine the maximum resolution and the fastest conversion rate that can be achieved by the whole ADC, so the performance of THC is decisive to the performance of the whole ADC. The development of high frequency communication technology and radar technology makes the research of high performance THC become a very important task. This paper describes the application background of THC in high speed and high precision folding interpolation ADC. This paper analyzes the advantages and disadvantages of various THC architectures, and discusses the concerns of improving THC performance in terms of speed and accuracy. It is pointed out that the THC based on open-loop dual-channel time-interleaved structure can guarantee the realizability and reliability of the circuit for the 10-bit precision 1.6 GSPS sampling rate index. The limiting factors of open-loop THC precision are analyzed in this paper. In this paper, some methods to restrain the non-ideal factors of circuit are discussed, and the corresponding linearity lifting methods are proposed for each module in the analog path, such as: high linearity gate voltage bootstrap switch, The source pole degradation technique and virtual switch absorption charge injection technology are finally completed, including high performance sampling switch, input / output buffer, etc. The overall THC circuit design including reset pulse generation circuit and positive / negative charge pump is designed. The master clock technology is introduced to alleviate the sampling time mismatch between two time interleaved channels. The source follower with redundant structure is used to design a two-channel shared input buffer, which has a bandwidth of 5.6 GHz, and no stray dynamic range (SFDR) of over 77dB.The full differential single-stage operational amplifier realized by full NMOS transistor is used as the second stage buffer. Based on the common bias technique, the output common-mode voltage is stabilized, and the barotropic charge pump is designed based on the high efficiency cross-coupled charge pump topology. In this paper, based on 0.18 渭 m CMOS process design and simulation circuit based on Cadence Spectre, the power supply of 2V single power supply is used. The simulation results show that coherent sampling is used at the Nyquist sampling rate of 1.6GSs. The load capacitance is 600fF, the sinusoidal wave of 800mVpp is input, the signal to noise distortion ratio (SNDR) is 72.3 dB, and the effective bit number (ENOB) is more than 11.7 bits, which meets the performance requirements of 10-bit 1.6GSps ADC for front-end THC.
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN792

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 劉光祜;均值采樣保持電路設(shè)計(jì)[J];無線電工程;2001年S1期

2 吳建輝,吳自信,吳寧;一種高速、低失真的采樣保持電路[J];電路與系統(tǒng)學(xué)報(bào);2004年04期

3 陳紅衛(wèi),吳建輝;一種新型高速高分辨率采樣保持電路[J];應(yīng)用科學(xué)學(xué)報(bào);2005年03期

4 應(yīng)建華;王恒;苗林;;高精度的采樣保持電路的設(shè)計(jì)[J];通信電源技術(shù);2007年02期

5 林佳明;戴慶元;謝詹奇;倪丹;;一種用于高速ADC的采樣保持電路的設(shè)計(jì)[J];半導(dǎo)體技術(shù);2008年02期

6 趙必成;龔敏;余鵬飛;邢俊青;王繼安;;一種開環(huán)高速高精度采樣保持電路[J];微處理機(jī);2009年05期

7 李鋒;黃世震;林偉;;一種用于流水線ADC采樣保持電路的設(shè)計(jì)[J];電子器件;2010年02期

8 蔡坤明;丁扣寶;羅豪;韓雁;;一種運(yùn)用于高速ADC的采樣保持電路設(shè)計(jì)[J];電路與系統(tǒng)學(xué)報(bào);2010年03期

9 馮峗;;低功耗采樣保持電路的分析與設(shè)計(jì)[J];煤炭技術(shù);2011年05期

10 郭晉洲;高速采樣保持電路[J];信息與控制;1983年01期

相關(guān)會(huì)議論文 前4條

1 陳紅衛(wèi);吳建輝;;一種新型高速采樣保持電路[A];2004全國(guó)測(cè)控、計(jì)量與儀器儀表學(xué)術(shù)年會(huì)論文集（下冊(cè)）[C];2004年

2 王海先;;簡(jiǎn)單的激光窄脈沖信號(hào)準(zhǔn)峰值采樣保持電路[A];'99十一�。ㄊ校┕鈱W(xué)學(xué)術(shù)會(huì)議論文集[C];1999年

3 孫志新;李開航;;一種運(yùn)用于ADC中的兩倍增益采樣保持電路[A];2011高等職業(yè)教育電子信息類專業(yè)學(xué)術(shù)暨教學(xué)研討會(huì)論文集[C];2011年

4 魏微;陸衛(wèi)國(guó);郭海東;王錚;趙京偉;;一種高速、高精度全差分采樣保持電路的ASIC設(shè)計(jì)[A];第十五屆全國(guó)核電子學(xué)與核探測(cè)技術(shù)學(xué)術(shù)年會(huì)論文集[C];2010年

相關(guān)博士學(xué)位論文 前1條

1 王繼安;高速高精度ADC集成電路的研究與設(shè)計(jì)[D];電子科技大學(xué);2009年

相關(guān)碩士學(xué)位論文 前10條

1 薛金煒;14bit 250MS/s流水線ADC中采樣保持電路的設(shè)計(jì)[D];東南大學(xué);2015年

2 李嘉偉;高速接收機(jī)系統(tǒng)的設(shè)計(jì)[D];電子科技大學(xué);2016年

3 吳輝貴;基于40nm CMOS工藝的12bit 300MS/s采樣保持電路研究[D];電子科技大學(xué);2016年

4 單劉偉;高速高精度采樣保持電路的研究與設(shè)計(jì)[D];合肥工業(yè)大學(xué);2016年

5 云杰;基于流水線ADC的采樣保持電路的研究[D];北京交通大學(xué);2009年

6 蘇琴;流水線ADC中采樣保持電路的研究與設(shè)計(jì)[D];合肥工業(yè)大學(xué);2010年

7 傅玲;流水線ADC中采樣保持電路的研究與設(shè)計(jì)[D];西安電子科技大學(xué);2012年

8 劉子豪;12 bit Pipeline ADC中采樣保持電路的設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2014年

9 付大偉;高速高精度模數(shù)轉(zhuǎn)換器中采樣保持電路的研究和設(shè)計(jì)[D];浙江大學(xué);2012年

10 洪毅;應(yīng)用于流水線型模數(shù)轉(zhuǎn)換器的采樣保持電路的研究與設(shè)計(jì)[D];華中科技大學(xué);2008年

，

本文編號(hào)：1553271