本文關(guān)鍵詞： 三維集成電路 系統(tǒng)級(jí)封裝 硅通孔 電源完整性 鏡像-模式混合算法 高頻電磁串?dāng)_ 電磁屏蔽結(jié)構(gòu) 去嵌入測(cè)試　出處：《浙江大學(xué)》2015年博士論文　論文類(lèi)型：學(xué)位論文

【摘要】：在集成電路與系統(tǒng)低功耗、高性能和超小型化封裝發(fā)展趨勢(shì)下,三維集成電路及其系統(tǒng)級(jí)封裝(以下簡(jiǎn)稱：三維系統(tǒng)級(jí)封裝)已被廣泛的認(rèn)為具有很大的應(yīng)用潛能。然而三維系統(tǒng)級(jí)封裝比二維封裝結(jié)構(gòu)復(fù)雜,導(dǎo)致內(nèi)部互連電磁干擾益加嚴(yán)重。針對(duì)現(xiàn)階段三維系統(tǒng)級(jí)封裝中互連面臨的高頻電磁干擾問(wèn)題,本論文著重封裝基板參數(shù)的快速算法優(yōu)化、轉(zhuǎn)接板的電磁特性精確建模、電磁屏蔽結(jié)構(gòu)設(shè)計(jì)及去嵌入式測(cè)試平臺(tái)設(shè)計(jì)四個(gè)方面的創(chuàng)新研究,并取得了以下的成果。1)針對(duì)基板封裝垂直互連結(jié)構(gòu)的信號(hào)/電源完整性問(wèn)題,利用解析算法計(jì)算電源地平面的地阻抗,提出了新的鏡像算法,提高了高頻段解析算法的收斂速度。在此基礎(chǔ)上,提出了鏡像-模式混合算法,該算法在收斂速度和計(jì)算準(zhǔn)確度方面優(yōu)于傳統(tǒng)模式算法,在計(jì)算資源與速度方面優(yōu)于通用全波算法�；谶@種快速算法計(jì)算出的地阻抗,本文將帶有互連長(zhǎng)線效應(yīng)和過(guò)孔寄生參數(shù)的完整基板回路等效電路模型進(jìn)行了拓展和驗(yàn)證。2)針對(duì)三維系統(tǒng)級(jí)封裝中轉(zhuǎn)接板內(nèi)部的硅通孔進(jìn)行高頻電磁特性精細(xì)建模。在硅通孔基本物理等效電路建模的基礎(chǔ)上,引入金屬-氧化層-半導(dǎo)體結(jié)構(gòu)的精細(xì)建模方法,進(jìn)一步提出金屬-半導(dǎo)體結(jié)構(gòu)的應(yīng)用條件和對(duì)應(yīng)的等效模型。特別是,提出硅轉(zhuǎn)接板襯底內(nèi)地TSV和硅襯底有歐姆接觸或肖特基接觸時(shí)的高頻等效電路模型。3)基于金屬-半導(dǎo)體直接接觸的精細(xì)模型,本文提出利用重?fù)诫s環(huán)結(jié)構(gòu)形成地TSV和硅襯底直接歐姆接觸,實(shí)現(xiàn)了提高四端口傳輸線屏蔽效能的目的,改善效果最高可達(dá)10dB。進(jìn)而提出等效電導(dǎo)率區(qū)域建模方法,分析該結(jié)構(gòu)的適用和失效條件。以大規(guī)模陣列TSV為例,提出了地TSV直接接觸硅襯底結(jié)構(gòu)的設(shè)計(jì)規(guī)范,再進(jìn)一步提出和利用水平再布線層實(shí)驗(yàn)驗(yàn)證屏蔽結(jié)構(gòu)設(shè)計(jì)理念的正確性,并取得了最高可達(dá)20dB的串?dāng)_噪聲抑制效果。4)本文提出了基于冗余陣列TSV屏蔽結(jié)構(gòu)的精確去嵌入方案,兼容于現(xiàn)有TSV工藝。這種冗余TSV屏蔽結(jié)構(gòu)可顯著減小垂直TSV和水平RDL之間的電磁串?dāng)_,仿真結(jié)果顯示該方案可提高去嵌入精度達(dá)十幾個(gè)百分點(diǎn),具有較高實(shí)用性。
[Abstract]:With the development trend of integrated circuit and system with low power consumption, high performance and super miniaturization, Three-dimensional integrated circuits and their system-level packaging (hereinafter referred to as three-dimensional system-level packaging) have been widely considered to have great application potential, but three-dimensional system-level packaging is more complex than two-dimensional packaging structure. This paper focuses on the optimization of the parameters of the substrate and the accurate modeling of the electromagnetic characteristics of the switching board. The paper studies the design of electromagnetic shielding structure and the design of de-embedded test platform, and makes the following achievements. 1) aiming at the signal / power integrity problem of substrates packaging vertical interconnection structure, Based on the calculation of the ground impedance of the ground plane of the power supply, a new mirror image algorithm is proposed, which improves the convergence speed of the analytical algorithm in high frequency band. On the basis of this, a hybrid mirror-mode algorithm is proposed. The proposed algorithm is superior to the conventional mode algorithm in convergence speed and accuracy, and is superior to the universal full-wave algorithm in computing resources and speed. In this paper, the equivalent circuit model of complete substrate circuit with long interconnect effect and parasitic parameters through holes is extended and verified. Based on the basic physical equivalent circuit modeling of silicon through hole, The fine modeling method of metal-oxidation-semiconductor structure is introduced, and the application conditions and corresponding equivalent models of metal-semiconductor structure are proposed. A high frequency equivalent circuit model. 3 based on metal-semiconductor direct contact between TSV and Si substrate with ohmic contact or Schottky contact is proposed. In this paper, the direct ohmic contact between TSV and Si substrate formed by heavily doped ring structure is proposed to improve the shielding efficiency of four-port transmission lines, and the maximum effect can be up to 10 dB. Furthermore, an equivalent conductivity region modeling method is proposed. The application and failure conditions of this structure are analyzed. Taking large-scale array TSV as an example, the design criterion of ground TSV direct contact silicon substrate structure is proposed. Furthermore, the correctness of the design concept of shield structure is verified by horizontal rewiring layer experiment. The crosstalk noise suppression effect of up to 20 dB is achieved. 4) in this paper, an accurate de-embedding scheme based on redundant array TSV shielding structure is proposed. This redundant TSV shield structure can significantly reduce the electromagnetic crosstalk between vertical TSV and horizontal RDL. The simulation results show that the scheme can improve the de-embedding accuracy by more than ten percentage points and has a higher practicability.
【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TN405

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 陳一杲;張江華;李宗懌;王春華;高盼盼;;系統(tǒng)級(jí)封裝技術(shù)及其應(yīng)用[J];中國(guó)集成電路;2009年12期

2 劉林,鄭學(xué)仁,李斌;系統(tǒng)級(jí)封裝技術(shù)綜述[J];半導(dǎo)體技術(shù);2002年08期

3 鄭學(xué)仁;李斌;姚若河;陳國(guó)輝;劉百勇;;系統(tǒng)級(jí)封裝技術(shù)方興未艾[J];中國(guó)集成電路;2003年08期

4 陳國(guó)輝;鄭學(xué)仁;劉漢華;范健民;陳玲晶;;射頻系統(tǒng)的系統(tǒng)級(jí)封裝[J];半導(dǎo)體技術(shù);2005年11期

5 ;手機(jī)實(shí)時(shí)收看電視節(jié)目——飛利浦推出系統(tǒng)級(jí)封裝解決方案[J];每周電腦報(bào);2005年09期

6 陳國(guó)輝,鄭學(xué)仁,劉漢華,鄭健;射頻系統(tǒng)的系統(tǒng)級(jí)封裝[J];電子產(chǎn)品可靠性與環(huán)境試驗(yàn);2005年01期

7 符正威;;用硅作系統(tǒng)級(jí)封裝的襯底基片的進(jìn)展[J];集成電路通訊;2005年03期

8 萬(wàn)里兮;;系統(tǒng)級(jí)封裝及其研發(fā)領(lǐng)域[J];電子工業(yè)專用設(shè)備;2007年08期

9 李明駿;;利用系統(tǒng)級(jí)封裝技術(shù)提升產(chǎn)品市場(chǎng)競(jìng)爭(zhēng)力[J];集成電路應(yīng)用;2011年07期

10 譚慶華;;系統(tǒng)級(jí)封裝:系統(tǒng)微型化趨勢(shì)下的先進(jìn)封裝技術(shù)[J];集成電路應(yīng)用;2011年07期

相關(guān)會(huì)議論文 前3條

1 陳萍;;系統(tǒng)級(jí)封裝(SOP)技術(shù)及應(yīng)用[A];中國(guó)電子學(xué)會(huì)電子機(jī)械工程分會(huì)2007年機(jī)械電子學(xué)學(xué)術(shù)會(huì)議論文集[C];2007年

2 石雄;劉婭;李捷;;基于系統(tǒng)級(jí)封裝技術(shù)的車(chē)用壓力傳感器[A];2008中國(guó)儀器儀表與測(cè)控技術(shù)進(jìn)展大會(huì)論文集（Ⅲ）[C];2008年

3 唐昊;;疊層封裝技術(shù)研究[A];2010中國(guó)電子制造技術(shù)論壇論文集[C];2010年

相關(guān)重要報(bào)紙文章 前3條

1 一舟;集成電路系統(tǒng)級(jí)封裝專利申請(qǐng)態(tài)勢(shì)分析[N];中國(guó)知識(shí)產(chǎn)權(quán)報(bào);2011年

2 記者朱蓓寧;南通富士通新項(xiàng)目啟動(dòng)[N];南通日?qǐng)?bào);2011年

3 ;我國(guó)封裝技術(shù)有望逐漸進(jìn)入國(guó)際主流領(lǐng)域[N];中國(guó)電子報(bào);2014年

相關(guān)博士學(xué)位論文 前3條

1 楊德操;三維系統(tǒng)級(jí)封裝內(nèi)垂直互連的高頻電磁特性研究與設(shè)計(jì)[D];浙江大學(xué);2015年

2 來(lái)強(qiáng)濤;面向系統(tǒng)級(jí)封裝的射頻芯片小型化與阻抗突變補(bǔ)償研究[D];上海交通大學(xué);2011年

3 李君;系統(tǒng)級(jí)封裝的電源完整性分析和電磁干擾研究[D];西南交通大學(xué);2010年

相關(guān)碩士學(xué)位論文 前7條

1 李功科;基于界面強(qiáng)度的系統(tǒng)級(jí)封裝結(jié)構(gòu)及工藝參數(shù)優(yōu)化研究[D];桂林電子科技大學(xué);2009年

2 劉岑;用于系統(tǒng)級(jí)封裝的高可靠微控制器的設(shè)計(jì)[D];天津大學(xué);2012年

3 楊翥翔;基于SIP的高速芯片協(xié)同測(cè)試[D];西安電子科技大學(xué);2009年

4 童家?guī)X;系統(tǒng)級(jí)封裝中的電熱分析[D];上海交通大學(xué);2011年

5 林娜;系統(tǒng)級(jí)封裝（SiP）的可靠性與失效分析技術(shù)研究[D];華南理工大學(xué);2013年

6 韓培宇;系統(tǒng)級(jí)封裝（SiP）的隨機(jī)振動(dòng)分析[D];西安電子科技大學(xué);2009年

7 程張;混合多物理場(chǎng)仿真方法及其在封裝中的可靠性應(yīng)用研究[D];上海交通大學(xué);2014年

，

本文編號(hào)：1549910