發(fā)布時間：2018-01-28 11:43

  本文關鍵詞： 軟錯誤 單粒子效應 鎖存器 工藝偏差 門控時鐘　出處：《合肥工業(yè)大學》2015年碩士論文　論文類型：學位論文

【摘要】：隨著集成電路工藝尺寸的不斷降低,電路對空間輻射引起的單粒子效應越來越敏感。尤其是當集成電路應用在航空航天領域時,單粒子效應已經成為導致電路失效的主要原因之一。國內外學者為此做出了大量的研究并提出很多抗輻射加固的電路結構。但是這些結構大多只能容忍SEU或SET,而且通常面臨著面積、功耗和延遲開銷較大的問題�；谏鲜鰡栴},本文做了如下工作：闡述了輻射以及輻射引起的單粒子效應,并重點介紹了單粒子瞬態(tài)和單粒子翻轉,分析了其產生機理和對電路的影響。之后列舉了現(xiàn)有的抗輻射加固技術,并且比較了這些技術的優(yōu)缺點。針對現(xiàn)有加固技術無法同時防護SEU和SET以及受工藝偏差影響較大的問題,提出一種高可靠的容軟錯誤鎖存器HLTL。該鎖存器采用分離反相器P、N管柵極的方法構建內部冗余存儲節(jié)點使其對SEU完全免疫,并且進行了濾波設計使其可以屏蔽SET。 HSPICE的仿真結果表明,與其它加固結構相比,該鎖存器在綜合考慮容錯性能和開銷時有明顯的優(yōu)勢,而且受到工藝偏差和溫度的影響較小。針對現(xiàn)有加固電路功耗較高的問題,本文基于時間和空間冗余技術提出了一種低開銷的容軟錯誤鎖存器DSH-CG。該鎖存器包括兩個內部冗余模塊和一個由C單元與保持器組成的輸出級,不但可以過濾上游組合邏輯傳播過來的SET脈沖,而且對SEU完全免疫。SPICE仿真結果表明,與同類鎖存器相比,該鎖存器的功耗開銷較小而且可以應用于門控時鐘電路。
[Abstract]:With the decreasing of IC process size, the circuit is more and more sensitive to the single particle effect caused by space radiation, especially when the integrated circuit is applied in the field of aerospace. Single particle effect has become one of the main causes of circuit failure. Scholars at home and abroad have made a lot of research and proposed a lot of radiation resistant circuit structures. However, most of these structures can only tolerate SEU or. SET. And usually face the problem of large area, power consumption and delay overhead. Based on the above problems, this paper has done the following work: the radiation and radiation induced by single particle effect. The single particle transient and single particle flipping are introduced, and the mechanism and the influence on the circuit are analyzed. Then, the existing anti-radiation reinforcement techniques are listed. The advantages and disadvantages of these technologies are compared. The existing reinforcement technology can not protect SEU and SET at the same time and is greatly affected by the process deviation. A highly reliable soft-error-tolerant latch, HLTL, is proposed. The latch uses the method of separating the inverters to construct the internal redundant storage nodes to be completely immune to SEU. The simulation results show that compared with other strengthened structures, this latch has obvious advantages when considering the fault tolerance performance and overhead. Moreover, it is less affected by process deviation and temperature, aiming at the problem of high power consumption of existing strengthened circuits. This paper presents a low overhead soft-error tolerant latch DSH-CG based on temporal and spatial redundancy. The latch consists of two internal redundant modules and an output stage composed of C unit and holder. Not only the SET pulse propagated by the upstream combinational logic can be filtered, but also the simulation results of SEU complete immunity. Spice show that compared with the similar latch. The latch has low power consumption and can be used in gated clock circuits.
【學位授予單位】：合肥工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN431.2

【相似文獻】

相關期刊論文 前10條

1 鄭飛君;楊軍;葛海通;嚴曉浪;;面向等價性驗證的鎖存器匹配算法[J];浙江大學學報(工學版);2006年08期

2 吳訓威,金文光;三值閂鎖和鎖存器的結構研究[J];電子科學學刊;1995年05期

3 ;Allegro MicroSystems公司宣布推出新型雙線霍爾效應鎖存器[J];電子產品可靠性與環(huán)境試驗;2012年01期

4 徐江濤;楊玉紅;李新偉;李淵清;;功耗和面積優(yōu)化的時域加固鎖存器設計(英文)[J];南開大學學報(自然科學版);2014年03期

5 彭毅;;Z80-CPU限界運行硬件[J];微型機與應用;1985年01期

6 張陽;萬培元;潘照華;林平分;;一種基于鎖存器實現(xiàn)時序收斂的方法[J];中國集成電路;2013年06期

7 Ahmed Aboyoussef;Lucent Technologies;Holmdel;NJ;;提供48V、10A的大功率鎖存器[J];電子設計技術;1999年11期

8 ;存儲器、鎖存器[J];電子科技文摘;2006年04期

9 樂建連,章專;互補對偶結構的三值ECL鎖存器設計[J];浙江大學學報(理學版);2005年02期

10 王申南;四-D鎖存器CD4042的正確使用[J];家庭電子;2005年14期

相關重要報紙文章 前4條

1 江蘇 顧振遠;D型觸發(fā)器CD4042與第一信號的判別[N];電子報;2012年

2 馮繼文 編譯;電話號碼顯示器[N];電子報;2003年

3 四川 史為 編寫;可控硅的幾種典型應用（上）[N];電子報;2002年

4 福建 張健平 摘編;A/D轉換器ICL7135[N];電子報;2006年

相關碩士學位論文 前5條

1 申思遠;針對數(shù)字集成電路抗輻射加固結構的研究[D];合肥工業(yè)大學;2015年

2 姜輝;基于0.18μm CMOS工藝的低電壓、低功耗、超高速集成電路設計[D];東南大學;2006年

3 閭佳斌;基于RISC架構嵌入式微處理器的設計與優(yōu)化[D];電子科技大學;2011年

4 趙宗浩;低延時寄存器定制設計與實現(xiàn)[D];國防科學技術大學;2012年

5 王倫耀;低功耗觸發(fā)器研究[D];浙江大學;2004年

，

本文編號：1470664