本文關(guān)鍵詞： EDA 計數(shù)器 VHDL語言　出處：《信息與電腦(理論版)》2016年16期 　論文類型：期刊論文

【摘要】：在中規(guī)模集成電路中,計數(shù)器是使用頻率最高的時序邏輯部件,而在基于EDA技術(shù)的VLSI數(shù)字系統(tǒng)設(shè)計中,計數(shù)的思想和方法的運用更是無處不在。筆者探討了計數(shù)在電子測量、通信、控制系統(tǒng)的EDA設(shè)計中的應(yīng)用,并且給出了具體的VHDL語言描述。
[Abstract]:In medium-scale integrated circuits, counters are the most frequently used sequential logic components, while in the design of VLSI digital system based on EDA technology. The author discusses the application of counting in the EDA design of electronic measurement, communication and control system, and gives the concrete description of VHDL language.
【作者單位】： 大連大學(xué)信息工程學(xué)院;
【分類號】：TN702
【正文快照】： 1引言在數(shù)字系統(tǒng)中,計數(shù)器通過記數(shù)由事物對象轉(zhuǎn)化而來的電脈沖來實現(xiàn)對事物對象的計數(shù),除此之外,它還用于分頻、定時、產(chǎn)生節(jié)拍脈沖、脈沖序列、控制信號等等。隨著EDA技術(shù)的廣泛應(yīng)用,以超大規(guī)�？删幊踢壿嬈骷﨏PLD/FPGA為設(shè)計載體、采用VHDL語言進行硬件描述的數(shù)字系統(tǒng)大量

【相似文獻】

相關(guān)期刊論文 前10條

1 吳海青;趙明忠;劉硯一;;一種基于VHDL語言的出租車計費器的研究[J];現(xiàn)代電子技術(shù);2006年23期

2 孫冰;齊曉梅;;VHDL在計算機組成原理實驗中的應(yīng)用研究[J];價值工程;2011年27期

3 董介春,李萬玉;基于VHDL語言的數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)[J];青島大學(xué)學(xué)報(工程技術(shù)版);2004年02期

4 倪虹霞,楊信昌;基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計[J];長春工程學(xué)院學(xué)報(自然科學(xué)版);2005年03期

5 馮進玫,丁群,孫曉軍,楊自恒,張方毅;利用VHDL語言實現(xiàn)Hopfield神經(jīng)網(wǎng)絡(luò)運算[J];電測與儀表;2005年03期

6 鄧延安;;直接數(shù)字頻率合成單象限存儲結(jié)構(gòu)的VHDL語言實現(xiàn)[J];安徽工程科技學(xué)院學(xué)報(自然科學(xué)版);2006年01期

7 蘇珊;;基于VHDL語言的直接序列擴頻通信系統(tǒng)發(fā)射模塊的實現(xiàn)[J];廣西通信技術(shù);2009年02期

8 范寒柏;陶杰;王欣;;一種基于VHDL語言的全數(shù)字鎖相環(huán)的實現(xiàn)[J];電子技術(shù)應(yīng)用;2009年04期

9 吳國增;李榮強;趙安邦;;基于VHDL語言的2FSK信號發(fā)生器設(shè)計[J];電子元器件應(yīng)用;2006年08期

10 陳悅;;一種基于VHDL的線性卷積快速算法[J];實驗科學(xué)與技術(shù);2007年05期

相關(guān)會議論文 前1條

1 易景然;劉世金;;基于VHDL語言的水表抄表器仿真與設(shè)計[A];'2010系統(tǒng)仿真技術(shù)及其應(yīng)用學(xué)術(shù)會議論文集[C];2010年

相關(guān)碩士學(xué)位論文 前3條

1 吳志良;基于VHDL語言的可編程邏輯器件仿真研究[D];華中科技大學(xué);2009年

2 謝培;基于VHDL語言的多功能出租車計價器設(shè)計[D];昆明理工大學(xué);2014年

3 楊仁弟;基于VHDL和SoC技術(shù)的等精度自適應(yīng)測頻系統(tǒng)[D];山東大學(xué);2005年

，

本文編號：1469618