基于優(yōu)化DA算法的高階濾波器的設(shè)計(jì)及其FPGA實(shí)現(xiàn)
發(fā)布時(shí)間:2018-01-25 20:23
本文關(guān)鍵詞: 高階濾波器 線性相位 FPGA 優(yōu)化DA算法 32階 出處:《安徽理工大學(xué)》2016年碩士論文 論文類型:學(xué)位論文
【摘要】:FIR濾波器相對于ⅡR濾波器而言具有嚴(yán)格的線性相位特性。此特點(diǎn)使其在數(shù)據(jù)傳輸、圖像處理和識(shí)別、語音處理以及通信系統(tǒng)中具有廣泛的應(yīng)用。而要使ⅡR濾波器實(shí)現(xiàn)線性相位特性,需要后置一個(gè)全通濾波器,這樣就增加了整個(gè)系統(tǒng)的復(fù)雜性。此外,FIR濾波器除零點(diǎn)以外并沒有其他的極點(diǎn),因而整個(gè)濾波系統(tǒng)相對穩(wěn)定,不存在不穩(wěn)定的問題。以上兩點(diǎn)是本文研究FIR濾波器實(shí)現(xiàn)的價(jià)值所在。因?yàn)镕PGA在功耗、靈活性、性能、穩(wěn)定性、處理速度等方面的優(yōu)勢,用FPGA設(shè)計(jì)電子電路已經(jīng)成為濾波器設(shè)計(jì)的趨勢。鑒于FPGA相對于其它微控制器的優(yōu)勢,本論文選取FPGA作為控制器來設(shè)計(jì)線性相位的高階FIR低通濾波器。基于分布式算法結(jié)構(gòu)的濾波器雖然有效解決了MAC結(jié)構(gòu)的不足,但是隨著濾波器的階數(shù)增加,查找表的規(guī)模呈指數(shù)增加。假如要設(shè)計(jì)一個(gè)32階的線性相位結(jié)構(gòu)的FIR低通濾波器,由于線性相位的濾波器的系數(shù)是對稱的,其需要查找表的地址為2M=65536,由此可知查找表的規(guī)模是相當(dāng)大的,現(xiàn)實(shí)中也很難實(shí)現(xiàn)。本文特提出一種優(yōu)化的DA算法來克服這一難題,并在FPGA上實(shí)現(xiàn)。為驗(yàn)證本文提出的優(yōu)化算法是否正確,本論文所設(shè)計(jì)的濾波器的指標(biāo)為:采樣頻率fs為48000Hz;截止頻率fc為8000Hz;最小阻帶衰減As為-30dB;帶內(nèi)波動(dòng)小于1dB;濾波器的階數(shù)為32階。用Verilog語言在FPGA上完成此算法,并在Modelsim工具上進(jìn)行仿真。通過Modelsim的仿真結(jié)果與MATLAB計(jì)算的理論值進(jìn)行對比,可知本系統(tǒng)的設(shè)計(jì)可以正確、持續(xù)穩(wěn)定的運(yùn)行,也同時(shí)驗(yàn)證了此優(yōu)化算法的正確性以及可實(shí)現(xiàn)性,可以應(yīng)用在一些要求保持嚴(yán)格線性相位的低通濾波系統(tǒng)。事實(shí)證明,濾波器階數(shù)越高此優(yōu)化算法的優(yōu)勢越明顯,所以此設(shè)計(jì)符合預(yù)期結(jié)果。
[Abstract]:The FIR filter has strict linear phase characteristics compared with the 鈪,
本文編號(hào):1463619
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/1463619.html
最近更新
教材專著