發(fā)布時(shí)間：2018-01-19 09:52

  本文關(guān)鍵詞： 演化硬件 共享編碼 負(fù)相關(guān) 容錯(cuò) 異構(gòu)冗余　出處：《河北科技大學(xué)》2016年碩士論文　論文類型：學(xué)位論文

【摘要】：演化硬件是現(xiàn)代電子系統(tǒng)中不可或缺的重要組成部分,隨著電路應(yīng)用范圍的不斷增加,電路的工作環(huán)境呈現(xiàn)出多樣化和復(fù)雜化,電路出現(xiàn)故障的可能性也隨之增大。為了使演化硬件在一些極端的環(huán)境中可以穩(wěn)定工作,對(duì)其進(jìn)行容錯(cuò)設(shè)計(jì)是很重要的。電路容錯(cuò)是指:當(dāng)電路某些部分發(fā)生故障時(shí),整個(gè)電路依然能夠在其性能指標(biāo)允許范圍內(nèi)工作。本文針對(duì)電路中最常出現(xiàn)的三種故障,設(shè)計(jì)出一種三模冗余電路對(duì)這三種故障具有良好的容錯(cuò)性能。本文采用一種改進(jìn)的演化電路編碼方法,將網(wǎng)表編碼和線性編碼相結(jié)合設(shè)計(jì)了共享編碼方法。在共享編碼方法中,前一個(gè)元件與后一個(gè)元件共用同一個(gè)節(jié)點(diǎn),根據(jù)定義規(guī)則進(jìn)行映射。共享編碼方法能夠有效地避免網(wǎng)表編碼中容易產(chǎn)生的懸浮個(gè)體非法電路,能夠表示比線性編碼方法更豐富的電路結(jié)構(gòu),對(duì)于演化大規(guī)模電路更為有利。最后通過試驗(yàn)證明,這一編碼方法能夠?qū)崿F(xiàn)模擬電路的演化設(shè)計(jì)。通過對(duì)負(fù)相關(guān)演化方法進(jìn)行分析,采用交叉變異進(jìn)行局部競爭機(jī)制設(shè)計(jì),設(shè)計(jì)了一種雙種群負(fù)相關(guān)演化算法。通過實(shí)驗(yàn)得到一組負(fù)相關(guān)電路,并將這一組電路和單一電路進(jìn)行單一元件短路故障仿真測試,實(shí)驗(yàn)證明異構(gòu)冗余電路具有更好的容錯(cuò)性能。本文采用一種新的異構(gòu)三模冗余電路,針對(duì)模擬電路最常出現(xiàn)的三種故障,參數(shù)漂移、單一元件短路、單一元件斷路,進(jìn)行電路容錯(cuò)實(shí)驗(yàn)。對(duì)三模冗余電路在這三種故障情況下的幅頻特征曲線進(jìn)行仿真,并通過電路的平均適應(yīng)度和平均故障率,與其他電路進(jìn)行對(duì)比分析,觀察三模冗余電路的容錯(cuò)能力,結(jié)果表明三模冗余電路對(duì)電路常見故障具有良好的容錯(cuò)性能。
[Abstract]:Evolutionary hardware is an indispensable part of modern electronic systems. With the increasing application of circuits, the working environment of circuits is diversified and complicated. The possibility of circuit failure also increases. In order to enable the evolution of hardware in some extreme environments can work stably. It is very important to design fault tolerance. Circuit fault tolerance refers to when some parts of the circuit fail. The whole circuit can still work within the limits of its performance index. This paper aims at the three most common faults in the circuit. A three-mode redundancy circuit is designed which has good fault-tolerant performance for these three faults. In this paper, an improved evolutionary circuit coding method is adopted. The shared coding method is designed by combining the network table coding and linear coding. In the shared coding method, the former component shares the same node with the latter. The shared coding method can effectively avoid the floating individual illegal circuits which are easy to produce in the network table coding, and can represent more abundant circuit structure than the linear coding method. Finally, it is proved by experiments that this coding method can realize the evolutionary design of analog circuits, and the negative correlation evolution method is analyzed. The local competition mechanism is designed by crossover mutation, and a double population negative correlation evolutionary algorithm is designed, and a group of negative correlation circuits are obtained by experiments. The simulation test of this set of circuits and the single circuit shows that the heterogeneous redundancy circuit has better fault-tolerant performance. In this paper, a new heterogeneous three-mode redundancy circuit is adopted. Aiming at the three most common faults of analog circuit, parameter drift, single component short circuit, single component break. Carry on the circuit fault-tolerant experiment. Simulate the amplitude-frequency characteristic curve of the three-mode redundant circuit in these three kinds of fault cases, and compare and analyze with other circuits through the average fitness and the average failure rate of the circuit. The fault-tolerant ability of the three-mode redundancy circuit is observed. The results show that the three-mode redundancy circuit has a good fault-tolerant performance to the common faults of the circuit.
【學(xué)位授予單位】：河北科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN710

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 盧錦川;詹小英;;基于0.18 μm CMOS工藝的電流型模擬運(yùn)算電路[J];現(xiàn)代電子技術(shù);2016年05期

2 朱賽;蔡金燕;孟亞峰;李丹陽;;基于功能重分化的LUT型胚胎電子陣列進(jìn)化自修復(fù)[J];微電子學(xué)與計(jì)算機(jī);2015年09期

3 宋保強(qiáng);王友仁;張砦;;片上可重構(gòu)陣列容錯(cuò)方法研究[J];電子測量與儀器學(xué)報(bào);2015年06期

4 耿建平;王天蒙;李智;牛軍浩;;數(shù)字電路硬件演化研究[J];桂林航天工業(yè)學(xué)院學(xué)報(bào);2015年01期

5 邵琦;周灝;來金梅;;帶DLL反饋的延遲內(nèi)插法TDC在FPGA上的實(shí)現(xiàn)[J];復(fù)旦學(xué)報(bào)(自然科學(xué)版);2015年01期

6 俞經(jīng)龍;趙曙光;王祥;;可逆邏輯門進(jìn)化設(shè)計(jì)方法的CUDA實(shí)現(xiàn)[J];電子科技;2015年01期

7 俞保平;俞佳;;電力電子電路容錯(cuò)控制研究[J];現(xiàn)代電子技術(shù);2014年20期

8 黃正峰;陳凡;蔣翠云;梁華國;;基于時(shí)序優(yōu)先的電路容錯(cuò)混合加固方案[J];電子與信息學(xué)報(bào);2014年01期

9 李延節(jié);尉爽生;何勁松;李然;;基于SPARC V8架構(gòu)的三機(jī)冗余仿真系統(tǒng)的設(shè)計(jì)[J];航天控制;2013年06期

10 張峻賓;萬讓鑫;蔡金燕;孟亞峰;孟田珍;;基于硬件演化的電子電路故障自修復(fù)研究綜述[J];計(jì)算機(jī)應(yīng)用研究;2013年12期

相關(guān)博士學(xué)位論文 前2條

1 王婷;基于演化硬件的可重構(gòu)技術(shù)研究[D];解放軍信息工程大學(xué);2012年

2 劉名果;模擬電路演化設(shè)計(jì)與負(fù)相關(guān)演化容錯(cuò)方法研究[D];中國科學(xué)技術(shù)大學(xué);2012年

相關(guān)碩士學(xué)位論文 前5條

1 鄭勇;基于演化計(jì)算的模擬電路冗余容錯(cuò)方法研究[D];中國科學(xué)技術(shù)大學(xué);2015年

2 薛梅;模擬電路網(wǎng)表級(jí)演化模型及演化平臺(tái)研究[D];中國科學(xué)技術(shù)大學(xué);2014年

3 林超;負(fù)相關(guān)模擬電路的演化模型研究[D];中國科學(xué)技術(shù)大學(xué);2014年

4 靳漢坤;演化硬件在線進(jìn)化試驗(yàn)平臺(tái)研究[D];河北師范大學(xué);2012年

5 吳珍妮;數(shù)字電路容錯(cuò)設(shè)計(jì)與研究[D];合肥工業(yè)大學(xué);2010年

，

本文編號(hào)：1443635