本文關(guān)鍵詞：高層次時(shí)序電路可靠度估計(jì)方法研究進(jìn)展　出處：《計(jì)算機(jī)科學(xué)》2017年S2期 　論文類型：期刊論文

  更多相關(guān)文章： 時(shí)序電路 可靠性評估 仿真模擬方法 模型解析方法 軟差錯

【摘要】：時(shí)序電路的可靠性問題日益成為人們關(guān)注的焦點(diǎn)。討論高層次時(shí)序電路的可靠性評估方法,重點(diǎn)研究分析了貝葉斯可靠性分析方法、多階段可靠性分析方法和基于概率轉(zhuǎn)移矩陣的時(shí)序電路可靠性分析方法。以ISCAS 89基準(zhǔn)電路為實(shí)驗(yàn)對象,選擇幾種典型的高層次時(shí)序電路可靠性評估方法進(jìn)行實(shí)驗(yàn)和分析。研究結(jié)果和實(shí)驗(yàn)結(jié)果表明,電路的抽象級別越高,評估方法所獲得結(jié)果的準(zhǔn)確性就越低,評估時(shí)間開銷越小;同一抽象層次上,不同類型的方法相比,仿真模擬方法的準(zhǔn)確性高但時(shí)間開銷大,解析方法省時(shí)但準(zhǔn)確性較低。
[Abstract]:The reliability of sequential circuits has become the focus of attention. The reliability evaluation method of high-level sequential circuits is discussed, and the Bayesian reliability analysis method is mainly studied. Multi-stage reliability analysis method and sequential circuit reliability analysis method based on probabilistic transfer matrix. Taking ISCAS 89 reference circuit as experimental object. Several typical high-level sequential circuit reliability evaluation methods are selected for experiment and analysis. The research results and experimental results show that the higher the abstract level of the circuit, the lower the accuracy of the evaluation results. The smaller the time cost of evaluation; At the same level of abstraction, the accuracy of the simulation method is higher than that of the other methods, but the time cost of the simulation method is high, and the analytical method is time-saving but less accurate.
【作者單位】： 江西理工大學(xué)信息工程學(xué)院;
【基金】：國家自然科學(xué)基金(61561024,61462034,61563019) 江西省自然科學(xué)基金項(xiàng)目(20151BAB207035)資助
【分類號】：TN40
【正文快照】： 本文受國家自然科學(xué)基金(61561024,61462034,61563019),江西省自然科學(xué)基金項(xiàng)目(20151BAB207035)資助。歐陽城添(1975-),男,博士,副教授,碩士生導(dǎo)師,主要研究方向?yàn)橛?jì)算機(jī)系統(tǒng)結(jié)構(gòu)、電路可靠性評估,E-mail:oyct@163.com;陳莉莉(1992-),女,碩士生,主要研究方向?yàn)殡娐房煽啃栽u估

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 周會平;用可編程序邏輯陣列設(shè)計(jì)時(shí)序電路的方法[J];職大學(xué)報(bào);2002年02期

2 王紅;成本茂;楊士元;邢建輝;;一種非同步時(shí)序電路的測試生成方案[J];電子科技大學(xué)學(xué)報(bào);2007年04期

3 趙賀;孫鳳茹;;同步時(shí)序電路設(shè)計(jì)中狀態(tài)化簡方法探討[J];自動化與儀器儀表;2010年05期

4 林而立;用時(shí)序電路綜合法設(shè)計(jì)的電話禁止撥號電路[J];電子技術(shù)應(yīng)用;1995年04期

5 賈默伊;用矩陣方法分析同步時(shí)序電路[J];河北理工學(xué)院學(xué)報(bào);1996年02期

6 官洪民,張惠莉,匡軍,劉長民,賈秀蘭;時(shí)序電路在多路檢控中的應(yīng)用[J];萊陽農(nóng)學(xué)院學(xué)報(bào);2000年01期

7 蔣萬君;循環(huán)時(shí)序電路的簡便設(shè)計(jì)[J];機(jī)電一體化;2001年06期

8 佘強(qiáng),陳護(hù)勛;一種時(shí)序電路的測試生成算法[J];計(jì)算機(jī)與數(shù)字工程;2001年03期

9 王仲,官云戰(zhàn);同步時(shí)序電路故障可測性研究[J];貴州工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版);2002年04期

10 蔣萬君;再論循環(huán)時(shí)序電路的簡便設(shè)計(jì)[J];機(jī)電一體化;2002年05期

相關(guān)會議論文 前9條

1 趙瑩;吳麗華;馬懷儉;;時(shí)序電路測試生成算法研究[A];第十八屆中國（天津）’2004IT、網(wǎng)絡(luò)、信息技術(shù)、電子、儀器儀表創(chuàng)新學(xué)術(shù)會議論文集[C];2004年

2 鄧元慶;;同步時(shí)序電路設(shè)計(jì)方法研究[A];電子高等教育學(xué)會2008年學(xué)術(shù)年會論文集[C];2008年

3 陳思成;魏道政;王仲;;時(shí)序電路測試中時(shí)間及測試序列識別問題研究[A];中國圖象圖形科學(xué)技術(shù)新進(jìn)展——第九屆全國圖象圖形科技大會論文集[C];1998年

4 何新華;胡傳兵;蔣建平;;時(shí)序電路狀態(tài)測試與精簡方法研究[A];首屆信息獲取與處理學(xué)術(shù)會議論文集[C];2003年

5 陳閩川;吳為民;邊計(jì)年;;基于可滿足性問題求解的時(shí)序電路性質(zhì)檢驗(yàn)方法[A];第三屆中國測試學(xué)術(shù)會議論文集[C];2004年

6 李勝朝;張江鑫;;高速電路中時(shí)序問題的分析與處理[A];2008年中國高校通信類院系學(xué)術(shù)研討會論文集（上冊）[C];2009年

7 賀興華;肖山竹;張開鋒;盧煥章;陸靜芳;;一種改進(jìn)型時(shí)序電路單粒子效應(yīng)容錯設(shè)計(jì)[A];第十四屆全國信號處理學(xué)術(shù)年會(CCSP-2009)論文集[C];2009年

8 楊軍;葛海通;;基于BDD的時(shí)序電路等價(jià)性驗(yàn)證[A];第四屆中國測試學(xué)術(shù)會議論文集[C];2006年

9 郭苗苗;鄺繼順;;基于自反饋和LFSR的時(shí)序電路自測試研究[A];第十四屆全國容錯計(jì)算學(xué)術(shù)會議(CFTC'2011)論文集[C];2011年

相關(guān)博士學(xué)位論文 前4條

1 王仲;時(shí)序電路測試產(chǎn)生中一些關(guān)鍵技術(shù)的研究[D];中國科學(xué)院研究生院（計(jì)算技術(shù)研究所）;1999年

2 許川佩;時(shí)序電路測試生成算法研究[D];西安電子科技大學(xué);2006年

3 李智;基于螞蟻算法的時(shí)序電路測試生成研究[D];電子科技大學(xué);2003年

4 丁敏;可滿足性問題算法研究以及在時(shí)序電路等價(jià)驗(yàn)證中的應(yīng)用[D];復(fù)旦大學(xué);2005年

相關(guān)碩士學(xué)位論文 前10條

1 李新偉;抗輻射PWM DPS時(shí)序電路的研究[D];天津大學(xué);2014年

2 王瑞;部分實(shí)現(xiàn)時(shí)序電路的等價(jià)性驗(yàn)證[D];蘭州大學(xué);2008年

3 高秋紅;時(shí)序電路的功能驗(yàn)證方法和技術(shù)研究[D];北京交通大學(xué);2006年

4 胡紅明;時(shí)序電路專用測試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];西北工業(yè)大學(xué);2005年

5 梅鳳娜;三值鐘控絕熱時(shí)序電路研究[D];寧波大學(xué);2012年

6 劉倩;基于并聯(lián)取小時(shí)鐘結(jié)構(gòu)的ECL時(shí)序電路設(shè)計(jì)研究[D];浙江大學(xué);2008年

7 姜維軍;BiCMOS時(shí)序電路設(shè)計(jì)[D];杭州師范大學(xué);2010年

8 鄭雪松;基于絕熱多米諾邏輯的多值時(shí)序電路研究[D];寧波大學(xué);2014年

9 賈有方;面向全定制宏模塊的時(shí)序建模技術(shù)研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2010年

10 王麗娟;全定制宏模塊自動時(shí)序建模技術(shù)的研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2012年

，

本文編號：1412127