本文關(guān)鍵詞：高速信號采集處理電路時鐘網(wǎng)絡(luò)分析與設(shè)計　出處：《空間電子技術(shù)》2016年06期 　論文類型：期刊論文

  更多相關(guān)文章： 高速信號 采集處理電路 時鐘網(wǎng)絡(luò)

【摘要】：時鐘網(wǎng)絡(luò)可實現(xiàn)時鐘產(chǎn)生、恢復、抖動濾除,頻率合成和轉(zhuǎn)換、分發(fā)和驅(qū)動等功能。時鐘網(wǎng)絡(luò)在高速信號采集處理電路中起著至關(guān)重要的作用。該部分設(shè)計的好壞直接影響產(chǎn)品的性能,甚至功能能否實現(xiàn)。首先將時鐘芯片按照功能進行了區(qū)分,分析了幾種時鐘接口匹配方式,然后設(shè)計了一種時鐘網(wǎng)絡(luò),經(jīng)過仿真和測試,電路各項指標均滿足設(shè)計要求,證明時鐘分配網(wǎng)絡(luò)性能優(yōu)異。借鑒該方法,選擇合適的芯片,能滿足目前多數(shù)高速信號采集處理電路的設(shè)計需求。
[Abstract]:Clock network can achieve clock generation, recovery, jitter filtering, frequency synthesis and conversion. The clock network plays an important role in the high-speed signal acquisition and processing circuit. The design of this part directly affects the performance of the product. Even whether the function can be realized. Firstly, the clock chip is distinguished according to its function, several clock interface matching methods are analyzed, and then a clock network is designed, which is simulated and tested. All the parameters of the circuit meet the design requirements and prove that the performance of the clock distribution network is excellent. By using this method and selecting the appropriate chip, the design requirements of most high speed signal acquisition and processing circuits can be met.
【作者單位】： 中國空間技術(shù)研究院西安分院;
【分類號】：TN711.1
【正文快照】： 0引言隨著處理芯片(DSP、FPGA)能力的快速提升,模數(shù)轉(zhuǎn)換芯片(AD、DA、DDS)采樣頻率的迅速提高,高速信號采集處理電路的能力變得越來越強大。在雷達、通信、導航等各個領(lǐng)域獲得了越來越迅猛的發(fā)展和應用,這同時也對電路設(shè)計提出了更高的要求[1-5]。高速電路的各類芯片都必須在

【參考文獻】

相關(guān)期刊論文 前5條

1 俞一超;吳憲順;莊晴光;;基于AD9517-1的高速時鐘系統(tǒng)穩(wěn)定性設(shè)計與信號完整性分析[J];天津理工大學學報;2015年05期

2 張彥;劉軍峰;馬婷;;高速時鐘的抖動分析[J];空間電子技術(shù);2015年04期

3 秦玉浩;朱虹;楊磊;;10MHz高穩(wěn)晶振仿真技術(shù)研究[J];空間電子技術(shù);2015年04期

4 徐曉瑤;陳艷;張建峰;;基于AD9739的信號產(chǎn)生器設(shè)計與實現(xiàn)[J];艦船電子對抗;2015年03期

5 趙增輝;劉中友;彭圻平;;高速差分信號的互連設(shè)計[J];無線電通信技術(shù);2010年01期

【共引文獻】

相關(guān)期刊論文 前7條

1 李文龍;伍洋;陳國強;;基于矩量法的差分信號電磁干擾抑制仿真研究[J];科技展望;2017年04期

2 魏振;孫垂強;李棟;;高速信號采集處理電路時鐘網(wǎng)絡(luò)分析與設(shè)計[J];空間電子技術(shù);2016年06期

3 史韶豐;劉繼;;基于FPGA的多路光纖數(shù)據(jù)傳輸系統(tǒng)設(shè)計與研究[J];微處理機;2014年01期

4 倪蕓;金鑫;姚曉東;;基于EPON的SerDes差分信號完整性分析設(shè)計[J];光通信技術(shù);2013年09期

5 劉泳銳;張彥軍;劉龍飛;雷建勝;;8b/10b編碼實現(xiàn)LVDS交流耦合傳輸中的直流平衡[J];科學技術(shù)與工程;2012年35期

6 白紅蕊;馬秀榮;白媛;吳健;;高速采集系統(tǒng)的時鐘端接設(shè)計與仿真[J];電子器件;2012年02期

7 劉麗格;李天保;石鑫剛;;一種板間高速傳輸系統(tǒng)的設(shè)計與實現(xiàn)[J];無線電通信技術(shù);2011年04期

【二級參考文獻】

相關(guān)期刊論文 前9條

1 易敏;蘇淑靖;;基于LVDS的高可靠性數(shù)據(jù)傳輸設(shè)計[J];微電子學與計算機;2014年09期

2 唐大偉;吳瓊之;孫寧霄;金兆健;;基于高速D/A AD9739 2.5GSPS的寬帶信號源[J];電子設(shè)計工程;2013年20期

3 楊華;陳少昌;朱鳳波;;高速數(shù)字電路PCB中串擾問題的研究與仿真[J];電光與控制;2012年03期

4 王錳;呂衛(wèi)祥;;基于高速D/A AD9739的寬帶信號產(chǎn)生[J];雷達與對抗;2011年04期

5 葛松華;唐亞明;;傳輸線的電容和電感特性[J];物理與工程;2011年01期

6 郝慈環(huán);顏學龍;;高速互連中信號完整性測試單元分析[J];國外電子測量技術(shù);2010年05期

7 王悅輝;周濟;崔學民;沈建紅;;低溫共燒陶瓷(LTCC)技術(shù)在材料學上的進展[J];無機材料學報;2006年02期

8 康壯;高速數(shù)字電路中的終端匹配技術(shù)[J];聲學與電子工程;2004年01期

9 張磊,雷震,劉海波,林哲輝;高速電路設(shè)計和信號完整性分析[J];電子技術(shù)應用;2001年06期

【相似文獻】

相關(guān)期刊論文 前10條

1 吳義華;楊俊峰;何正淼;王硯方;;基于信噪比測量時鐘抖動的方法[J];吉林大學學報(工學版);2006年04期

2 Shyam Chandra;利用可編程的扭斜控制解決時鐘網(wǎng)絡(luò)問題的方法[J];電子設(shè)計應用;2005年07期

3 吳日明;;投影旋轉(zhuǎn)時鐘[J];科技視界;2012年18期

4 周敬利，，陳其所，余勝生，夏澤雄;高容量溫盤驅(qū)動器伺服碼同步時鐘錄寫技術(shù)[J];華中理工大學學報;1994年12期

5 武冬平;;時鐘問題造成的傳輸障礙分析[J];內(nèi)蒙古科技與經(jīng)濟;2010年09期

6 薄照賓;電信時鐘信號頻率的測量裝置[J];計量與測試技術(shù);1999年01期

7 潘衛(wèi)軍;李濤;;偽隨機時鐘激勵模塊設(shè)計研究及應用[J];航天返回與遙感;2009年01期

8 張鑫;李彩華;黃仰博;張國柱;歐鋼;;基于混合時鐘三階DDS的信號多普勒模擬方法[J];國防科技大學學報;2014年02期

9 李虹,傅永根;2 Mb/2 MHz參考時鐘轉(zhuǎn)換設(shè)備的系統(tǒng)設(shè)計與實現(xiàn)[J];電力系統(tǒng)通信;2001年10期

10 朱金剛;;采用變時鐘技術(shù)實現(xiàn)ICL7135的高精度應用[J];儀表技術(shù);2007年02期

相關(guān)會議論文 前5條

1 李林;;時鐘抖動對高速ADC性能影響的分析和應用[A];全國第五屆信號和智能信息處理與應用學術(shù)會議�？�(第一冊)[C];2011年

2 李俊宏;;一種低功耗時鐘驅(qū)動電路的設(shè)計[A];四川省電子學會半導體與集成技術(shù)專委會2006年度學術(shù)年會論文集[C];2006年

3 余力;師奕兵;;數(shù)字時鐘信號產(chǎn)生技術(shù)的研究[A];中國自動化學會、中國儀器儀表學會2004年西南三省一市自動化與儀器儀表學術(shù)年會論文集[C];2004年

4 王興春;劉亮;;時鐘抖動分析與低抖動時鐘設(shè)計[A];2008中國儀器儀表與測控技術(shù)進展大會論文集（Ⅱ）[C];2008年

5 尹春艷;安琪;周家穩(wěn);杜中偉;劉樹彬;;反應顯微譜儀飛行時間測量系統(tǒng)的時鐘觸發(fā)插件設(shè)計[A];第十五屆全國核電子學與核探測技術(shù)學術(shù)年會論文集[C];2010年

相關(guān)重要報紙文章 前6條

1 江西財經(jīng)大學 李杰;奔騰4 真的是機會嗎？[N];計算機世界;2001年

2 湖北 高新 編譯;一款快速的時鐘電平轉(zhuǎn)換器[N];電子報;2014年

3 JDSU公司;下一代電信網(wǎng)絡(luò),下一代測試儀[N];通信產(chǎn)業(yè)報;2008年

4 廣西 邱民歡;先科超級VCD機檢修二例[N];電子報;2002年

5 四川 賀學金;CL8830A解碼板的維修[N];電子報;2003年

6 廣東 黃力;采用單片機實現(xiàn)電子時鐘顯示[N];電子報;2012年

相關(guān)碩士學位論文 前10條

1 廖浩勤;高性能時鐘驅(qū)動電路的研究與設(shè)計[D];復旦大學;2011年

2 王曉婷;跨時鐘域設(shè)計方法研究[D];西安電子科技大學;2012年

3 龔蘇梅;基于AD9558時鐘拉偏儀的設(shè)計與開發(fā)[D];南京理工大學;2014年

4 伍翠萍;低抖動時鐘穩(wěn)定電路研究與設(shè)計[D];電子科技大學;2008年

5 馬瀟;基于MADL語言的時鐘精確級仿真器生成[D];上海交通大學;2007年

6 修于杰;面向共享資源沖突的SoC并發(fā)時鐘調(diào)度管理[D];浙江大學;2015年

7 楊紅梅;E1/CT-BUS幀調(diào)整技術(shù)的FPGA實現(xiàn)[D];天津大學;2003年

8 彭剛;基于補償?shù)臅r鐘磁道閉環(huán)寫入與伺服校驗研究[D];華中科技大學;2007年

9 郭嘉;基于保偏光纖激光器的高精度時鐘信號產(chǎn)生方法研究[D];中國科學院研究生院（西安光學精密機械研究所）;2014年

10 郭蕾;基于FPGA的高速外圍多功能芯片的設(shè)計與實現(xiàn)[D];西安理工大學;2008年

本文編號：1408740