本文關(guān)鍵詞：輕量級現(xiàn)場糾正的錯誤消除寄存器設(shè)計　出處：《浙江大學(xué)學(xué)報(工學(xué)版)》2017年03期 　論文類型：期刊論文

  更多相關(guān)文章： 電路穩(wěn)定性 錯誤檢測與糾正 輕量級 虛擬節(jié)點 現(xiàn)場糾錯 容錯性能

【摘要】：針對時序錯誤實時檢測和糾正技術(shù)中存在的檢錯成本和糾錯性能問題,提出一種基于輕量級現(xiàn)場糾錯技術(shù)的錯誤消除寄存器.錯誤消除寄存器采用自帶的內(nèi)部虛擬節(jié)點作為錯誤檢測點,以無額外成本的方式實現(xiàn)時序錯誤的實時檢測;基于觀測到的高低電平信息,直接在寄存器內(nèi)部進(jìn)行錯誤糾正,通過僅增加4個額外晶體管的代價,完成即時的現(xiàn)場糾錯.錯誤消除寄存器沒有使用復(fù)雜的外置翻轉(zhuǎn)探測電路進(jìn)行錯誤檢測,并且也沒有使用額外的存儲單元用于錯誤糾正,因此引入的額外面積和額外功耗極低.為評估錯誤消除寄存器的時序容錯能力和電路效率提升能力,在中芯國際40nm工藝下將該寄存器集成到商用嵌入式處理器CK802中進(jìn)行實驗.實驗結(jié)果表明,錯誤消除寄存器大幅度降低了容錯處理器的面積成本和性能損失,相比現(xiàn)有技術(shù),在同電壓下有10.9%的性能提升,在同性能下有17.7%的功耗優(yōu)化.
[Abstract]:An error eliminating register based on lightweight field error correction technique is proposed for error detection and error correction in timing error real - time detection and correction . The error elimination register uses the internal virtual node as the error detection point to realize the real - time detection of timing error without extra cost .

【作者單位】： 浙江大學(xué)電氣工程學(xué)院;復(fù)旦大學(xué)微電子學(xué)院;
【基金】：國家“863”高技術(shù)研究發(fā)展計劃資助項目(2015AA016601-005) 上海市自然科學(xué)基金資助項目(15ZR1402700) 專用集成電路與系統(tǒng)國家重點實驗室重點資助項目(2015ZD005)
【分類號】：TN402
【正文快照】： 現(xiàn)代集成電路受工藝、電壓和溫度(process,voltageand temperature,PVT)等因素的影響,具有較大的不確定性.PVT波動會引起時序路徑延時發(fā)生變化,導(dǎo)致一些關(guān)鍵路徑的延時不能滿足要求,從而使電路不能正常工作[1].為維護(hù)電路的穩(wěn)定性和可靠性,目前主流的設(shè)計方法是增加足夠的冗余，

本文編號：1379386